• 산경연구논집
• /
• 제11권10호
• /
• pp.75-89
• /
• 2020

Purpose: The container terminal is an area that plays an important role in the country's import and export. As the volume of containers increased worldwide, competition between terminals became fiercer, and increasing the productivity of terminals became more important. Re-handling is a serious obstacle that lowers the productivity of terminal. There are two ways to reduce re-handling in the terminal yard. The first method is to load containers in terminal yards using effective carry-in algorithms that reduce re-handling. The second method is to carry out effective remarshalling. In this paper, the performance of various carry-in algorithms and various remarshalling algorithms are reviewed. Next, we try to find the most effective combination of carry-in algorithm and remarshalling algorithm. Research design, data and methodology: In this paper, we analyze the performance of the four carry-in algorithms, AP, MDF, LVF, RP and the four remarshalling algorithms, ASI, ASI+, ASO, ASO+. And after making all the combinations of carry-in algorithms and remarshalling algorithms, we compare their performance to find the best combination. To that end, many experiments are conducted with eight types of 100 bays through simulation. Results: The results of experiments showed that AP was effective among the carry-in algorithms and ASO+ was effective among remarshalling algorithms. In the case of the LVF algorithm, the effect of carrying in was bad, but it was found to be effective in finding remarshalling solution. And we could see that ASI+ and ASO+, algorithms that carry out remarshalling even if they fail to find remarshalling solution, are also more effective than ASI and ASO. And among the combinations of carry-in algorithms and remarshalling algorithms, we could see that the combination of AP algorithm and ASO+ algorithm was the most effective combination. Conclusion: We compared the performance of the carry-in algorithms and the remarshalling algorithms and the performance of their combination. Since the performance of the container yard has a significant effect on the performance of the entire container terminal, it is believed that the results of this experiment will be effective in improving the performance of the container terminal when carrying-in or when remarshalling.

• 한국정보처리학회논문지
• /
• 제5권11호
• /
• pp.2980-2988
• /
• 1998

본 논문에서는 캐리 선택 방식과 캐리 우회 방식에 의거한 비동기 가산기의 설계에 대하여 기술한다. 이러한 기법을 사용함으로써 본 논문의 가산기는 기존의 리플 캐리 방식의 가산기에 비하여 보다 빠른 속도로 동작한다. 본 논문에서는 CMOS 도미노 논리를 사용하여 가산기를 설계하였으며 비동기 가산기의 동작 완료를 감지할 수 있는 회로를 트리 형태로 구현함으로써 동작 완료에 소요되는 시간을 줄일 수 있도록 하였다. 실험 결과에 의하면 제안된 가산기들은 평균적으로 리플 캐리 방식에 비하여 50 퍼센트 이상의 속도 개선을 기대할 수 있음을 알 수 있다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제55권11호
• /
• pp.491-494
• /
• 2006

In the adder design, reduction of the delay of the carry propagation or ripple is the most important consideration. Previously, it was introduced that, if a redundant number system is adopted, the carry propagation is completely eliminated, with which addition can be done in a constant time, without regarding to the count of the digits of numbers involved in addition. In this paper, a RBCD(Redundant Binary Coded Decimal) is adopted to code 0 to 11, and an efficient and economic carry-free BCD adder is designed.

• 한국잠사곤충학회지
• /
• 제18권2호
• /
• pp.107-110
• /
• 1976

In silk reeling process the carry-over cocoons must be submerged in the reeling baths filled with reeling water and left until reopening the operation. Under the detention the carry-over cocoons are apt to decay without any antiseptic treatment. Thus an useful antiseptic for the cocoons is urgently needed, and various antseptic agents have been tested for their applicability to the process. However, such an useful agent has not been developed yet. Formalin has been the only chemical used for antisepticizing carry-over cocoons, although it has many defects as the antiseptic for the cocoons. In these circumstances, recently we newly prepared an antiseptic useful for preventing the carryover cocoons from decaying. We named the new antiseptic preparation "Swi-Se-Yo." The Korean term "Swi-Se-Yo" literally means "please take a rest". Through a series of experiments with Swi-Se-Yo we obtained the following results: 1) Swi-Se-Yo, in 0.05% aqueous solution, exerted a good antiseptic effect on the boiled Cocoons submerged in the reeling baths and the effect lasted for 45 hours. The duration of the effect is about two times longer than that of Formalin. 2) The percentage of cocoon reel ability of the carry-over cocoons treated with Swi-Se-Yo was 6% higher than that of Formalin and was equal to that of flowing cold water. 3) The percentage of raw silk yield of the carry-over cocoons treated with Swi-Se-Yo was almost equal to that of Formalin and to that of flowing cold water. 4) The quality of raw silk of the carry-over cocoons treated with Swi-Se-Yo is the same as that of flowing cold water. Besides the above favourable results, Swi-Se-Yo has many advantages as an antiseptic. Chemically it is very stable. Its antimicrobial action is very strong and the spectrum is very broad. It can be available in water-soluble powder and in small bulk. And it is not harmful to human and domestic animals. Considering these profitable properties of Swi-Se-Yo, it will have a good reputation as a carry-over cocoon antiseptic. (The chemical composition and manufacturing method of Swi-Se-Yo will be published in the near future.)

• 한국통신학회논문지
• /
• 제27권3C호
• /
• pp.256-262
• /
• 2002

본 논문에서는 sign estimation technique (3)을 기초로 한 radix-4 모듈라 곱셈 알고리즘을 제안한다. Sign estimation technique은 carry와 sum의 형태로 표현되는 수에서 부호를 알아내는 것이다. 이 방법은 5비트 carry look-ahead adder로 구현이 가능하다. RSA와 같은 암호화 시스템에서는 모듈라 곱셈이 하드웨어의 성능을 좌우한다. 제안한 알고리즘은 modulus가 n 비트인 경우, 모듈라 곱셈 수행시 일반적인 알고리즘의 약 반 클럭 (n/2+3) 사이클만 필요하다. 그래서 매우 큰수의 modulus 사용하는 RSA 암호시스템에서 모듈라 멱승 연산에 매우 효율적이다. 또한 모듈라 곱셈의 하드웨어 성능을 향상하기 위해, CSA (Carry Save Adder)의 맨 마지막 출력에 사용되는 CPA (Carry Propagation Adder) 대신 고속 덧셈기(7)를 사용하였다. 모듈라 멱승 계산이 n 클럭이 소요되는 RL binary 방법을 적용하여 1024 비트 데이터를 RSA 암호화하는데 n(n/2+3) 클럭 사이클만 소요된다.

• 전자공학회논문지CI
• /
• 제40권5호
• /
• pp.241-249
• /
• 2003

십진수를 위한 가산기 구현에서 지연시간을 줄일 수 있는 carry lookahead(CLA)을 이용한 십진수 가산 회로 선계를 제안한다. 이자 계산과 같은 십진 소수에 의한 반복계산에서 이진수 체계를 사용하면 절단오차는 누적된다. 이를 방지하기 위하여 BCD 회로 사용은 불가피하다. BCD 계산에서의 속도개선은 CLA 회로를 이용하여 개선될 수 있다. BCD 회로에서 CLA 회로 사용을 위해 제안된 캐리 생성 및 캐리 전파회로를 도출하여 가산기 설계에 사용하였다. 이 CLA 방식을 사용한 BCD 가산에서 기존의 BCD 가산회로와 지연시간을 비교하였을 때 상당한 속도개선이 이루어졌다. 또한 3초과 코드를 이용한 가산회로의 경우 CLA 방식 사용과 지연시간에 영향을 미치는 회로부분을 개선함으로써 CLA만 이용했을 때 보다 지연시간을 10게이트 지연시간만큼 더욱 줄일 수 있었다.

• 한국정보통신학회논문지
• /
• 제3권4호
• /
• pp.787-794
• /
• 1999

본 논문에서는 기존의 동적 CMOS 논리회로보다 동작속도가 타르고 면적이 작은 새로운 EMMODL (enhanced NORA MODL)의 설계방법을 제시하고, 이를 이용하여 32 비트 CLA(carry lookahead adder)를 구현하였다. 제안된 회로는 MODL(multiple output domino logic)의 출력 인버터를 제거하여 면적을 줄이고 동작속도를 증가시킬 수 있다. 0.8um 이중금속 CMOS 공정으로 구현된 CLA는 시차문제가 발생하지 않았고, 3.9nS 이내에 32 비트 연산이 가능하였다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.44-48
• /
• 2008

가변 stage carry increment adder는 stage가 증가함에 따라 stage에서 계산되는 워드길이를 1비트씩 늘려줄 수 있으므로 속도는 $O(\sqrt{2n})$에 근접한다. 하지만 stage의 비트가 늘어남에 따라 stage에 입력되는 캐리의 팬 아웃이 증가하게 되고 이로 인하여 속도가 느려진다. 본 논문에서는 stage의 입력 비트를 증가하여도 팬 아웃이 stage에 관계없이 고정될 수 있는 알고리즘을 제안하고 37비트 덧셈기를 레이아웃하여 시뮬레이션 결과를 비교하였을 때 면적은 40% 늘어나는 것에 비해 덧셈기의 속도가 75% 향상되었다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1991년도 추계종합학술발표회논문집
• /
• pp.86-91
• /
• 1991

A capability of performing the optical logic and arithmetic operations is followed by an effective encoding technique. In this paper, we proposed the color light encoding technique. By using this encoding technique, the space bandwidth product(SBP) is minimized in the output plane. In addition, we proposed the pre-operation pro-carry processing method that performs faster than the same time operation and carry processing method in optical computing. We proposed that the color liquid crystal device(CLCD) is used as the encoded color light input source.

• 대한전자공학회논문지SD
• /
• 제39권8호
• /
• pp.34-41
• /
• 2002

본 논문에서는 가상 캐리 예측 덧셈기(pseudo carry look-ahead adder)를 사용하여 분할형 워드 기반 RSA의 구현에 관한 방법을 제안하고 검증하였다. 효율적인 모듈라 곱셈기의 설계를 위해 병렬 2단CSA(carry-save adder) 구조를 사용하였으며 마지막 덧셈의 고속 처리를 위하여 캐리 발생과 지연시간이 짧은 가상 캐리 예측 덧셈기를 적용하였다. 제안한 모듈라 곱셈기는 분할형 워드를 기반으로하여 다음 모듈라 연산을 위해 매 클럭마다 쉬프트와 정렬 연산이 필요없기 때문에 하드웨어를 줄일 수 있으며 고속 모듈라 곱셈 연산을 가능하게한다. 제안한 연산 구조를 PCI 인터페이스를 갖는 FPGA로 기능을 검증한 후 0.5㎛ 삼성 gate array 공정을 사용해서 256 워드 모듈라 곱셈기를 기반으로 한 1024-bit RSA 암호프로세서를 단일 칩으로 구현하였다.