• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.27-37
• /
• 1999

비냉각 열상장비의 핵심 부품으로 사용되는 InfraRed Focal Plane Array(IRFPA)용 CMOS ReadOut IC (ROIC)를 설계하였다. 설계된 ROIC는 64×64 배열의 Barium Strontium Titanate(BST) 적외선 검출기에서 검출되는 신호를 받아 이를 적절히 증폭하고 잡음제거 필터링을 거쳐 pixel 단위로 순차적으로 출력하는 기능을 수행하며, 검출기 소자와의 임피던스 매칭, 저잡음 및 저전력 소모, 검출기 소자의 pitch 등의 사양을 만족하도록 설계되었다. 검출기 소자와 전치 증폭기 사이의 임피던스 매칭을 위해 MOS 다이오드 구조를 기본으로 하는 새로운 회로를 고안하여 적용함으로써 표준 CMOS 공정으로 구현이 가능하도록 하였다. 또한, tunable 저역통과 필터를 채용하여 신호대역 이상의 고주파 잡음이 제거되도록 하였으며, 단위 셀 내부에 클램프 회로를 삽입하여 출력신호의 신호 대 잡음비가 개선되도록 하였다. 64×64 IREPA ROIC는 0.65-㎛ 2P3M (double poly, tripple metal) N-Well CMOS 공정으로 설계되었으며, 트랜지스터, 커패시터 및 저항을 포함하여 약 62,000여개의 소자로 구성되는 코어 부분의 면적은 약 6.3-{{{{ { mm}_{ } }}}}×6.7-{{{{ { mm}_{ } }}}}이다.

• 전자공학회논문지
• /
• 제54권8호
• /
• pp.107-114
• /
• 2017

본 논문에서는 3상 4선식 전력계통에서 새로운 전압제어 방식의 역률보상시스템을 제안한다. 제안하는 전압제어 방식의 역률보상시스템은 슬라이닥을 이용하여 가변되는 출력전압을 커패시터에 인가하는 것으로 보상에 필요한 무효전력을 생성한다. 기존의 커패시터 뱅크 방법을 이용하는 역률보상시스템은 선택 가능한 커패시터 용량이 한정되어 있어 부하 상황에 따라 역률보상 오차가 발생하지만, 제안 시스템은 변화하는 부하를 추종하여 오차 없이 역률을 100%까지 보상할 수 있다. 본 논문에서는 3상 4선식 전력계통에서 전압제어 방식의 역률보상시스템과 제어 알고리즘을 개발하였고 모의실험과 실험을 통해 성능을 확인한다. 제안 시스템을 수용가에 설치할 경우 역률 개선을 통한 전기료 감소, 선로손실 감소, 부하 용량 증대 효과가 기대된다. 특히 발전 사업가 측에서는 역률 보상 성능의 향상으로 송전 여유 용량 확보와 발전량 절감이 가능하다.

• 한국전자파학회논문지
• /
• 제28권1호
• /
• pp.69-75
• /
• 2017

본 논문에서는 자기공진형 무선전력전송의 실용화에 있어, 공진기 간 자기결합을 방해하는 그라운드 문제를 해결하기 위해 슬릿 구조를 설계하고, 커패시터를 연결하여 공진기로써의 성능을 기본적인 루프형의 수신 공진기와 비교하였다. 제안된 슬릿 그라운드 공진기(slit ground resonator)는 가로 31 cm, 세로 20.5 cm, 두께 $35{\mu}m$의 구리박판에 넓이 1 cm의 슬릿을 한 방향이 열린 십자 형태로 설계하였으며, 열린 방향 양단에 6.78 MHz에서 공진하도록 최적의 커패시터가 연결되어 공진기 역할이 가능하다. 수신 공진기는 스위치를 연결하여 열림형(open mode)과 닫힘형(short mode)일 때를 측정하고, 최고 전송효율을 표시하였다. 측정 결과, 수신 공진기가 루프 공진기일 때 가장 높은 전송효율을 보였다. 그러나 노트북 모델의 수신부에 그라운드를 삽입했을 때, 전송효율이 0 %에 가깝게 감소하였다. 반면, 슬릿 그라운드 공진기를 수신 공진기로 사용했을 때, 전송효율은 가장 높았던 루프 공진기의 67 % 회복하였다. 제안된 슬릿 그라운드 공진기는 슬릿을 통해 자기장을 통과시키며, 커패시터를 연결이 공진기로 동작하게 하여 주변 공진기 간 자기결합을 통해 전력을 전송해주는 역할을 수행한다.

• 한국세라믹학회지
• /
• 제35권7호
• /
• pp.647-647
• /
• 1998

비대칭적인 전극 구조를 가지는 Pb(Zr,Ti)$O_3$(PZT) 박막의 비대칭적인 스위칭 특성을 연구하기 위해 Pulsed Laser Deposituin(PLD)방법으로 $LaAlO_3$ 기판 위에 (La,Sr)$CoO_3$/Pb(Zr,Ti)$O_3$/(La,Sr)$CoO_3$(LSCO) 다층구조를 성장시켰다. PZT 박막 캐시터의 전극이 모두 같은 조성일 때, 즉 $(La_0.5Sr_0.5)CoO_3$(LSCO)일 때 PZT 박막의 이력곡선은 대칭성을 보여주고 있다. 그러나 산화물 전극의 조성이 변할 때 PZT 박막 캐패시터는 비대칭성을 보여주고 있다. $LaCoO_3(LCO)$를 상층 전극, $La_0.5,Sr_0.5)CoO_3$(LSCO)를 하층 전극으로 사용하였을 때 이력 곡선은 음의 방향으로 분극된 상태가 불안정 하여 음의 잔류 분극의 완화 현상을 보여준다. 반면 상층 전극이 LSCO, 하층 전극이 LCO인 PZT 박막 캐패시터는 양의 방향의 분극 상태가 불안정하여 양의 잔류 분극이 완화현상을 보여준다. 이러한 이력 곡선의 완화 현상은 LCO/PZT 계면에서의 전자 밴드 구조의 변형에 의한 내부 전계의 형성 때문이라 생각할 수 있다. 내부 전계는 LCO/PZT와 LSCO/PZT 계면에서의 전자 밴드 구조의 변형에 의한 내부 전계의 형성 때문이라 생각할 수 있다.내부 전계는 LCO/PZT 계면에서의 인가된 전압 강하 차이에 의해 발생되며 전압 강하는 각각의 계면에서 0.6V와 -0.12V의 크기를 갖는다.

• 마이크로전자및패키징학회지
• /
• 제14권2호
• /
• pp.41-47
• /
• 2007

현재 PCB기판내에 소재나 칩부품을 이용하여 커패시터나 저항을 구현하여 내장시키는 임베디드 패시브기술에 대한 연구가 많이 진행되어 지고 있다. 본 연구에서는 커패시터 용량이나 인덕터의 특성이 검증된 칩부품을 기판내 내장시켜 다이플렉서 기판을 제작하였다. $880\;MHz{\sim}960\;MHz(GSM)$영역과 $1.71\;GHz{\sim}1.88\;GHz(DCS)$영역을 나누는 회로를 구성하기 위해 1005크기의 6개 칩을 표면실장 공정과 함몰공정으로 형성시켜 Network Analyzer로 측정하여 비교하였다. chip표면실장으로 구현된 Diplexer는 GSM에서 최대 0.86 dB의 loss, DCS에서 최대 0.68 dB의 loss가 나타났다. 표면실장과 비교하였을 때 함몰공정의 Diplexer는 GSM 대역에서 약 5 dB의 추가 loss가 나타났으며 목표대역에서 0.6 GHz정도 내려갔다. 칩 전극과 기판의 도금 연결부위는 $260^{\circ}C$, 80분의 고온공정 및 $280^{\circ}C$, 10초의 솔더딥핑의 열충격 고온공정에서도 이상이 없었으며 특성의 변화도 거의 관찰되지 않았다.

• 전자공학회논문지A
• /
• 제31A권12호
• /
• pp.56-63
• /
• 1994

The effects of sulfur treatments on the barrier heithts of Schottky contacts and the interface-state density of metal-insulator-semiconductor (MIS) capacitors on InP have been investigated. Schottky contacts were formed by the evaporation of Al, Au, and Pt on n-InP substrate before and after (NH$_{4}$)$_{2}$S$_{x}$ treatments, respectively. The barrier height of InP Schottky contacts was measured by their current-voltage (I-V) and capacitance-voltage (C_V) characteristics. We observed that the barrier heights of Schottky contacks on bare InP were 0.35~0.45 eV nearly independent of the metal work function, which is known to be due to the surface Fermi level pinning. In the case of sulfur-treated Au/InP ar Pt/InP Schottky diodes, However, the barrier heights were not only increased above 0.7 eV but also highly dependent on the metal work function. We have also investigated effects of (NH$_{4}$)$_{2}$S$_{x}$ treatments on the distribution of interface states in Si$_{3}$N$_{4}$InP MIS diodes where Si$_{3}$N$_{4}$ was provided by plasma enhanced chemical vapor deposition (PECVD). The typical value of interface-state density extracted feom 1 MHz C-V curve of sulfur-treated SiN$_{x}$/InP MIS diodes was found to be the order of 5${\times}10^{10}cm^{2}eV^{1}$. This value is much lower than that of MiS diodes made on bare InP surface. It is certain, therefore, that the (NH$_{4}$)$_{2}$S$_{x}$ treatment is a very powerful tool to enhance the barrier heights of Au/n-InP and Pt/n-InP Schottky contacts and to reduce the density of interface states in SiN$_{x}$/InP MIS diode.

• 대한전자공학회논문지SD
• /
• 제37권11호
• /
• pp.18-24
• /
• 2000

(Ba,Sr)$TiO_3$ 박막은 ULSI-DRAM 즉 1-4 Gbit급 DRAM용 셀(cell) 커패시터의 새로운 유전물질로 각광받고 있다. 본 연구에서는 ICP 장비에서 $BCl_3/Cl_2/Ar$ 플라즈마로 (Ba,Sr)$TiO_3$ 박막을 식각하였다. 이때 RF power/dc bias voltage는 600W/-250V, 반응로의 압력은 10mTorr 이었다. $Cl_2/(Cl_2+Ar)$은 0.2로 고정하였고, $BCl_3$ 가스를 첨가하면서 (Ba,Sr)$TiO_3$ 박막을 식각하였다. $BCl_3$ 가스를 10% 첨가하였을 때, $480{\AA}/min$으로 (Ba,Sr)$TiO_3$ 박막은 가장 높은 식각 속도를 나타내었다. $Cl_2/Ar$가스에 $BCl_3$의 첨가 비에 따른 Cl, BCl 및 B의 라디칼 밀도를 optical emission spectroscopy(OES)에 의해 구하였다. $BCl_3$를 10% 첨가하였을 때 Cl의 라디칼 밀도가 가장 높았다. (Ba,Sr)$TiO_3$ 박막의 표면반응을 규명하기 위하여 XPS 분석을 수행한 결과 이온 bombardment 식각이 Ba-O 결합을 파괴하고 Ba와 Cl의 결합형태인 $BaCl_2$을 제거하기 위하여 필요하다. Sr과 Cl의 결합의 양은 많지 않고, Sr은 주로 물리적인 스퍼터링에 의하여 제거된다. Ti와 Cl은 화학적으로 반응하여 $TiCl_4$ 결합형태로 용이하게 제거된다. 식각후 단면사진을 SEM을 통해 본 결과 식각단면이 약 65~70$^{\circ}$ 정도였다.

• 전자공학회논문지D
• /
• 제36D권11호
• /
• pp.56-62
• /
• 1999

Flash EEPROM에서 칩 전체나 또는 칩의 한 블록에 속에 있는 모든 셀들의 소거는 Fowler-Nordheim (FN) 터널링 방식을 사용하여 일괄적으로 수행되고 있다. 이러한 FN 터널링에 의한 소거는 self-limited 공정이 아니기 때문에 일부의 셀들이 심하게 과소거되는 문제가 자주 발생하고 있다. 본 논문에서는 이러한 과소거 문제를 해결하기 위한 부유게이트의 최적 도핑 농도에 관하여 연구하였다. 이러한 연구를 위하여 다양한 도핑 농도를 갖는 n-type MOSFET과 MOS 커패시터를 제작하였고, 이 소자들의 전기적인 특성들을 측정 및 분석하였다. 실험 결과, 부유게이트의 도핑 농도가 충분히 낮다면 ($1.3{\times}10^{18}/cm^3$ 이하) 과소거가 방지될 수 있음을 볼 수 있었다. 이는, 소거시 부유게이트에 저장되었던 전자들의 대부분이 빠져나가면 부유게이트에 공핍층이 형성되어 부유게이트와 소스 사이의 전압 차가 감소하고 따라서 소거가 자동적으로 멈추기 때문이라고 판단된다. 반면에 부유게이트의 도핑 농도가 너무 낮을 경우 ($1.3{\times}10^{17}/cm^3$ 이하)에는 문턱 전압과 gm의 균일도가 크게 나빠졌는데, 이는 부유게이트에서 segregation으로 인한 불순물의 불균일한 손실에 의한 것이로 판단된다. 결론적으로 Flash EEPROM에서 과소거 현상을 방지하고 균일한 문턱 전압과 gm을 갖기 위한 최적의 부유게이트의 도핑 농도는 $1.3{\times}10^{17}/cm^3$에서 $1.3{\times}10^{18}/cm^3$의 범위인 것으로 발견되었다.

• 전기화학회지
• /
• 제5권3호
• /
• pp.117-124
• /
• 2002

PAN(polyacrylonitrile)을 DMF(dimethylformamide) 용매에 용해하여 정전방사법에 의해 평균 직경 400 nm의 나노섬유 웹을 제조하였다. 제조된 나노섬유 웹은 산화 안정화, 활성화 공정을 거쳐 활성화 탄소 나노섬유를 제조하여, 전기화학적 특성과 비축전 용량을 측73하였다. 활성화 탄소 나노섬유의 비표면적은 $1230m^2/g-800m^2/g$으로 일반 활성탄소 섬유의 거동과는 다르게 활성화 온도가 증가할수록 감소하는 경향을 나타냈으며, 활성화 에너지 값은 29.2kJ/mol로 활성화 온도에 크게 영향을 받지 않고, 급격한 반응이 일어남을 알 수 있었다. 비축전 용량은 활성화 온도가 $700^{\circ}C,\;750^{\circ}C,\;800^{\circ}C$의 경우 27 F/g, 25 F/g, 22 F/g으로 활성화 온도가 증가할수록 비표면적에 비례하여 낮아지는 경향을 나타냈다.

• Composites Research
• /
• 제32권6호
• /
• pp.301-306
• /
• 2019

정전 소자는 기계적 에너지를 전기적 에너지로 바꿀 수 있는 소자로, 제작 공정이 간단하고 높은 전기적 출력을 발생시키는 장점이 부각되어 주목받고 있는 소자이다. 정전 소자가 소개된 이례 높은 출력으로 휴대형 전자기기를 충전할 수 있는 시스템이 소개되었으나, 최근 연구에서는 기체 항복과 전계 방출 현상으로 인한 출력의 한계가 보고되고 있다. 이와 같은 한계를 극복하기 위하여 본 연구에서는 금속-금속 표면 간 접촉을 활용하여 정전 소자에 이온 강화 전계 방출 현상과 전자 사태를 유도해 전자가 직접적으로 전극 사이를 흐를 수 있는 정전 소자 설계를 소개한다. 본 정전 소자의 출력은 평균 피크 개로 전압 340 V, 평균 피크 폐회로 전류 10 mA 정도로 측정되었고, 표면 전하 생성층의 표면 전하의 양에 따라 출력이 변화하였다. 본 연구에서 개발된 정전 소자는 실효 출력이 약 0.9 mW로, 기존 정전 소자에 비해 2.4배 높은 일률을 보였다. 본 정전 소자는 높은 출력을 통해 배터리, 커패시터 등을 사용하는 휴대형 전자기기 및 센서들을 독립적으로 충전시켜 유용하게 사용될 수 있을 것으로 사료된다.