• 제목/요약/키워드: Capacitor

검색결과 3,824건 처리시간 0.034초

배터리 전류의 정밀 측정을 위한 단일 비트 2차 CIFF 구조 델타 시그마 모듈레이터 (A Single-Bit 2nd-Order CIFF Delta-Sigma Modulator for Precision Measurement of Battery Current)

  • 배기경;천지민
    • 한국정보전자통신기술학회논문지
    • /
    • 제13권3호
    • /
    • pp.184-196
    • /
    • 2020
  • 본 논문에서는 배터리 관리 시스템 (BMS)에서 2차 전지 배터리를 통해 흐르는 전류의 정밀한 측정을 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 2개의 스위치드 커패시터 적분기, 단일 비트 비교기, 비중첩 클록 발생기 및 바이어스와 같은 주변 회로로 구현하였다. 제안된 구조는 낮은 공통 모드 입력 전압을 가지는 low-side 전류 측정 방법에 적용되도록 설계되었다. Low-side 전류 측정 방법을 사용하면 회로 설계에 부담이 줄어들게 되는 장점을 가진다. 그리고 ±30mV 입력 전압을 15비트 해상도를 가지는 ADC로 분해하기 때문에 추가적인 programmable gain amplifier (PGA)를 구현할 필요가 없어 수 mW의 전력소모를 줄일 수 있다. 제안된 단일 비트 2차 CIFF 델타-시그마 모듈레이터는 350nm CMOS 공정으로 구현하였으며 5kHz 대역폭에 대해 400의 oversampling ratio (OSR)로 95.46dB의 signal-to-noise-and-distortion ratio (SNDR), 96.01dB의 spurious-free dynamic range (SFDR) 및 15.56비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 670×490㎛2 및 414㎼이다.

노트북 인쇄회로기판 전자부품으로부터 탄탈럼의 분리 (Separation of Tantalum from Electronic Components on Laptop Printed Circuit Board Assembly)

  • 권석제;박승수;김성민;조아람;송유진;박풍원;박재구
    • 자원리싸이클링
    • /
    • 제25권1호
    • /
    • pp.24-30
    • /
    • 2016
  • 노트북 실장인쇄회로기판(Printed Circuit Board Assembly, PCBA)으로부터 탄탈럼을 회수하기 위한 선별실험을 실시하였다. 우선 노트북 실장인쇄회로기판에 실장된 전자부품(Electronic Components, ECs)을 자체개발한 실험장치를 이용하여 기판으로부터 분리하였다. 분리된 전자부품을 체분리하여 -6.35+2.80 mm구간에서 전체 탄탈럼 캐퍼시터의 약 93.2 wt.%를 회수할 수 있었다. 회수된 탄탈럼 캐퍼시터를 해머밀로 분쇄 후, 자력선별기를 통해 자력세기 300 가우스에서 분쇄물 중의 전극을 제거하였다. 전극이 제거된 자력선별 산물을 대상으로 넬슨 선별기(Knelson concentrator)를 이용한 선별 실험 결과 Bowl의 회전수 200 rpm, 유동층수 유량 7 L/min에서 76.9%의 최대 선별효율을 보였으며, 이때 품위 및 회수율은 각각 약 81.1%, 약 78.8%를 나타내었다.

$Pb(Zr,Ti)O_3$ 강유전체 커패시터에 적용하기 위한 $SrRuO_3$ 버퍼 층의 특성 평가 (Evaluation of $SrRuO_3$ Buffer Layer for $Pb(Zr,Ti)O_3$ Ferroelectric Capacitor)

  • 권순용;최지혜;손영진;홍석경;류성림
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2007년도 하계학술대회 논문집 Vol.8
    • /
    • pp.280-280
    • /
    • 2007
  • $Pb(Zr,Ti)O_3$ (PZT) 강유전체 박막은 높은 잔류 분극 (remanent polarization) 특성 때문에 현재 강유전체 메모리 (FeRAM) 소자에 적용하기 위하여 가장 활발히 연구되고 있다. 그런데 PZT 물질은 피로 (fatigue) 및 임프린트 (imprint) 등의 장시간 신뢰성 (long-term reliability) 특성이 취약한 단점을 가지고 있다. 이러한 신뢰성 문제를 해결할 수 있는 효과적인 방법 중의 하나는 $IrO_2$, $SrRuO_3$(SRO) 등의 산화물 전극을 사용하는 것이다. 많은 산화물 전극 중에서 SRO는 PZT와 비슷한 pseudo-perovskite 결정구조를 갖고 격자 상수도 비슷하여, PZT 커패시터의 강유전 특성 및 신뢰성을 향상시키는데 매우 효과적인 것으로 알려져 있다. 따라서 본 연구는 PZT 커패시터에 적용하기 위하여 SRO 박막을 증착하고 이의 전기적 특성 및 미세구조를 분석하고자 하였다. 또 실제로 SRO 박막을 상부전극과 PZT 사이의 버퍼 층 (buffer layer)으로 적용한 경우의 커패시터 특성도 평가하였다. 먼저 다결정 SRO 박막을 $SiO_2$/Si 기판 위에 DC 마그네트론 스퍼터링 법 (DC magnetron sputtering method)으로 증착하였다. 그 다음 이러한 SRO 박막의 미세구조, 결정성 및 전기적 특성이 증착 조건들의 변화에 따라서 어떤 경향성을 보이는지를 평가하였다. 기판 온도는 $350\;{\sim}\;650^{\circ}C$ 범위에서 변화시켰고, 증착 파워는 500 ~ 800 W 범위에서 변화시켰다. 또 Ar+$O_2$ 혼합 가스에서 산소의 혼합 비율을 20 ~ 50% 범위에서 변화시켰다. 이러한 실험 결과 SRO 박막의 전기적 특성 및 미세 구조는 기판의 증착 온도에 따라서 가장 민감하게 변함을 관찰할 수 있었다. 다른 증착 조건과 무관하게 $450^{\circ}C$ 이상의 온도에서 증착된 SRO 박막은 모두 주상정 구조 (columnar structure)를 형성하며 (110) 방향성을 강하게 나타내었다. 가장 낮은 전기 저항은 $550^{\circ}C$ 증착 온도에서 얻을 수 있었는데, 그 값은 약 $440\;{\mu}{\Omega}{\cdot}cm$ 이었다. SRO 버퍼 충을 적용하여 제작한 PZT 커패시터의 잔류 분극 (Pr) 값은 약 $30\;{\mu}C/cm^2$ 정도로 매우 높은 값을 나타내었고, 피로 손실 (fatigue loss)도 $1{\times}10^{11}$ 스위칭 사이클 후에 약 11% 정도로 매우 양호한 값을 나타내었다.

  • PDF

비파괴 판독형 메모리 소자를 위한 저유전율 강유전체 $YMnO_3$박막의 특성 연구 (Characteristics of ferroelectric $YMnO_3$ thin film with low dielectric constant for NDRO FRAM)

  • 김익수;최훈상;최인훈
    • 한국진공학회지
    • /
    • 제9권3호
    • /
    • pp.258-262
    • /
    • 2000
  • $YMnO_3$박막은 고주파 스퍼터를 사용하여 Si(100)과 $Y_2O_3$/si(100)기판에 증착하였다. 증착시에 산소 분압의 조건과 열처리 온도는 YMnO$_3$ 박막의 결정성과 그 메모리 윈도우의 특성에 매우 중요한 영향을 주었다. XRD 측정 결과 산소 분압 0%에서 증착후 $870^{\circ}C$에서 1시간 동안 후열처리한 $YMnO_3$ 박막은 c-축을 따라 매우 잘 배향되었음을 확인하였다. 반면 산소분압 20%에서 Si(100)과 $Y_2O_3$/Si(100) 기판위에 증착된 $YMnO_3$박막의 결정화는 XRD측정 결과 $Y_2$O$_3$ peak가 보이는 것으로 보아 YMnO$_3$박막내에 과잉의 $Y_2O_3$가 c-축으로의 배향을 억제하는 것을 알 수 있다. 특히 산소분압 0%에서 증착한 Pt/$YMnO_3/Y_2O_3$/Si 구조에서의 메모리 윈도우 특성은 c-축으로 잘 배향된 결과로 인해 인가전압 2~12V에서 0.67-3.65V이었으며 이는 $Y_2O_3$/si 기판위에 산소분압 20%에서 증착한 박막 (0.19~1.21V)보다 동일한 인가전압에서 3배 정도의 큰 메모리 윈도우 특성을 보였다.

  • PDF

Thickness Determination of Ultrathin Gate Oxide Grown by Wet Oxidation

  • 장효식;황현상;이확주;조현모;김현경;문대원
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2000년도 제18회 학술발표회 논문개요집
    • /
    • pp.107-107
    • /
    • 2000
  • 최근 반도체 소자의 고집적화 및 대용량화의 경향에 다라 MOSFET 소자 제작에 이동되는 게이트 산화막의 두께가 수 nm 정도까지 점점 얇아지는 추세이고 Giga-DRAM급 차세대 UNSI소자를 제작하기 위해 5nm이하의 게이트 절연막이 요구된다. 이런 절연막의 두께감소는 게이트 정전용량을 증가시켜 트랜지스터의 속도를 빠르게 하며, 동시에 저전압동작을 가능하게 하기 때문에 게이트 산화막의 두께는 MOS공정세대가 진행되어감에 따라 계속 감소할 것이다. 따라서 절연막 두께는 소자의 동작 특성을 결정하는 중요한 요소이므로 이에 대한 정확한 평가 방법의 확보는 공정 control 측면에서 필수적이다. 그러나, 절연막의 두께가 작아지면서 게이트 산화막과 crystalline siliconrksm이 계면효과가 박막의 두께에 심각한 영향을 주기 때문에 정확한 두께 계측이 어렵고 계측방법에 따라서 두께 계측의 차이가 난다. 따라서 차세대 반도체 소자의 개발 및 양산 체계를 확립하기 위해서는 산화막의 두께가 10nm보다 작은 1nm-5nm 수준의 박막 시료에 대한 두께 계측 방법이 확립이 되어야 한다. 따라서, 본 연구에서는 습식 산화 공정으로 제작된 3nm-7nm 의 게이트 절연막을 현재까지 알려진 다양한 두께 평가방법을 비교 연구하였다. 절연막을 MEIS (Medim Energy Ion Scattering), 0.015nm의 고감도를 가지는 SE (Spectroscopic Ellipsometry), XPS, 고분해능 전자현미경 (TEM)을 이용하여 측정 비교하였다. 또한 polysilicon gate를 가지는 MOS capacitor를 제작하여 소자의 Capacitance-Voltage 및 Current-Voltage를 측정하여 절연막 두께를 계산하여 가장 좋은 두께 계측 방법을 찾고자 한다.다. 마이크로스트립 링 공진기는 링의 원주길이가 전자기파 파장길이의 정수배가 되면 공진이 일어나는 구조이다. Fused quartz를 기판으로 하여 증착압력을 변수로 하여 TiO2 박막을 증착하였다. 그리고 그 위에 은 (silver)을 사용하여 링 패턴을 형성하였다. 이와 같이 공진기를 제작하여 network analyzer (HP 8510C)로 마이크로파 대역에서의 공진특서을 측정하였다. 공진특성으로부터 전체 품질계수와 유효유전율, 그리고 TiO2 박막의 품질계수를 얻어내었다. 측정결과 rutile에서 anatase로 박막의 상이 변할수록 유전율은 감소하고 유전손실은 증가하는 결과를 나타내었다.의 성장률이 둔화됨을 볼 수 있다. 또한 Silane 가스량이 적어지는 영역에서는 가스량의 감소에 의해 성장속도가 둔화됨을 볼 수 있다. 또한 Silane 가스량이 적어지는 영역에서는 가스량의 감소에 의해 성장속도가 줄어들어 성장률이 Silane가스량에 의해 지배됨을 볼 수 있다. UV-VIS spectrophotometer에 의한 비정질 SiC 박막의 투과도와 파장과의 관계에 있어 유리를 기판으로 사용했으므로 유리의투과도를 감안했으며, 유리에 대한 상대적인 비율 관계로 투과도를 나타냈었다. 또한 비저질 SiC 박막의 흡수계수는 Ellipsometry에 의해 측정된 Δ과 Ψ값을 이용하여 시뮬레이션한 결과로 비정질 SiC 박막의 두께를 이용하여 구하였다. 또한 Tauc Plot을 통해 박막의 optical band gap을 2.6~3.7eV로 조절할 수 있었다. 20$0^{\circ}C$이상으로 증가시켜도 광투과율은 큰 변화를 나타내지 않았다.부터 전분-지질복합제의 형성 촉진이 시사되었다.이것으로 인하여 호화억제에 의한 노화 방지효과가 기대되었지만 실제로 빵의 노화는 현저히 진행되었다

  • PDF

PZT 박막 캐퍼시터의 특성에 기여하는 PZT-전극계면층의 영향 (Effects of PZT-Electrode Interface Layers on Capacitor Properties)

  • 김태호;구준모;민형섭;이인섭;김지영
    • 한국재료학회지
    • /
    • 제10권10호
    • /
    • pp.684-690
    • /
    • 2000
  • Metal-Ferroelectric-Metal(MFM) 구조의 개퍼시터에서 $Pb(Zr,Ti)O_3(PZT)$-전극 계면층이 PZT 박막 특성에 기여하는 영향을 알아보기 위하여 Pt/PZT/계면층/Pt/$TiO_2/SiO_2$/Si 구조의 캐퍼시터를 제작하였다. 계면층으로 사용될 물질들 중에서 $PbTiO_3(PT)$ 층을 sol-gel 방법으로 형성하였으며, PbO, $ZrO_2,\;TiO_2$ 층들을 reactive sputtering 방법으로 형성하였다. PZT박막을 구성하는 원소들로 이루어진 단순 산화물들의 특성을 평가하기 위하여 PbO, $ZrO_2,\;TiO_2$를 계면층으로 사용하여 $600^{\circ}C$에서 열처리를 실시하였고, 이 경우에는 $TiO_2$가 가장 우수하게 PZT의 결정립 크기를 미세하게 하는 효과를 보였으나, 두께가 증가함에 따라 표면 거칠기가 증가하고 anatase 상으로 남기 때문에 강유전특성이 열화되었다. 반면에 PT 박막을 계면층으로 사용한 경우에는 결정립 크기의 감소와 더불어 전기적인 특성도 향상되었다. 또한 PZT의 핵생성 위치를 판단하기 위하여 PT 삽입층의 위치를 변화하며, 실험한 결과, 하부전극과 PZT 박막의 계면에 PT 삽입층을 형성하였을 경우에 가장 효과적인 seed로서의 역할을 하였다.

  • PDF

레이저자극과 수기자극에 대한 경락전기반응 특성비교 (Comparison of meridians electric response property for laser and acupuncture stimulation)

  • 이용흠;류연항;정병조;신태민
    • 한국정보통신학회논문지
    • /
    • 제11권12호
    • /
    • pp.2335-2342
    • /
    • 2007
  • 최근에 레이저를 임상치료에 응용하는 사례가 증가하고 있다. 그러나 전기적 관점에서 레이저 자극이 경락에서 어떠한 전기적 반응을 유도할 수 있는지에 대한 연구가 미흡하고, 명확한 치료효과에 대한 임상보고가 발표되지 않고 있다. 본 논문에서는 레이저자극과 수기자극이 경락전위 형성에 미치는 영향을 비교 관찰하여 전기적 관점에서 침술과정 및 침술효과에 대한 객관적 근거를 제시하고자 하였다. 수양명대장경상의 삼간혈(LI3)을 각각 자극했을 경우, 삼간혈(LI3)과 합곡혈(LI4)에서의 전위변화를 측정하였다. 그 결과, 레이저 자극 시, 평균 피크전위는 $7.53{\pm}3.44{\mu}V$로 매우 낮게 나타났고, 자극전후 전위패턴에 차이가 없어서 레이저 자극에 대한 유효한 전기반응으로 간주하기 어렵다. 접지조건에 대한 수기자극에서는 평균피크전위가 $2.65{\pm}1.53mV$로 매우 높게 측정되었고, 개인별, 접지조건에 따라 전위크기와 패턴이 다양하게 나타나고 전위패턴은 주로 캐패시터의 충방전 전위와 매우 비슷하게 나타났다. 또한, 절연자침의 경우에서는 접지조건에 관계없이 평균 피크 전위가 $0.25{\pm}0.16mV$로 수기자극 전위에 비하여 매우 낮게 나타났으며, 이는 침자극에 대한 유효한 전기 반응으로 간주하기 어렵다. 따라서, 전기적 관점에서 침술과정과 침술효과는 시술자와 피시술자간의 생체이온전하의 이동에 의한 에너지 교감현상임을 확인하고, 수기자극은 경락의 전기반응을 유도하는 반면, 레이저 자극은 경락의 전기적 반응을 유도하기 어렵다는 것을 확인하였다.

동기식 256-bit OTP 메모리 설계 (Design of Synchronous 256-bit OTP Memory)

  • 이용진;김태훈;심외용;박무훈;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제12권7호
    • /
    • pp.1227-1234
    • /
    • 2008
  • 본 논문에서는 자동차 전장용 Power IC, 디스플레이 구동 칩, CMOS 이미지 센서 등의 응용분야에서 필요로 하는 동기식 256-bit OTP(one-time programmable) 메모리를 설계하였다. 동기식 256-bit OTP 메모리의 셀은 고전압 차단 트랜지스터 없이 안티퓨즈인 NMOS 커패시터와 액세스 트랜지스터로 구성되어 있다. 기존의 3종류의 전원 전압을 사용하는 대신 로직 전원 전압인 VDD(=1.5V)와 외부 프로그램 전압인 VPPE(=5.5V)를 사용하므로 부가적인 차단 트랜지스터의 게이트 바이어스 전압 회로를 제거하였다. 그리고 프로그램시 전류 제한 없이 전압 구동을 하는 경우 안티퓨즈의 ON 저항 값과 공정 변동에 따라 프로그램 할 셀의 부하 전류가 증가한다. 그러므로 프로그램 전압은 VPP 전원 선에서의 저항성 전압 감소로 인해 상대적으로 증가하는 문제가 있다. 그래서 본 논문에서는 전압 구동 대신 전류 구동방식을 사용하여 OTP 셀을 프로그램 할 때 일정한 부하전류가 흐르게 한다. 그래서 웨이퍼 측정 결과 VPPE 전압은 5.9V에서 5.5V로 0.4V 정도 낮출 수 있도록 하였다. 또한 기존의 전류 감지 증폭기 대신 Clocked 인버터를 사용한 감지 증폭기를 사용하여 회로를 단순화시켰다. 동기식 256-bit OTP IP는 매그나칩 반도체 $0.13{\mu}m$ 공정을 이용하여 설계하였으며, 레이아웃 면적은 $298.4{\times}3.14{\mu}m2$이다.

MEMS 공정에 의한 LC-공진기형 자기센서의 제작과 응용 (A New LC Resonator Fabricated by MEMS Technique and its Application to Magnetic Sensor Device)

  • 김봉수;김용석;황명주;이희복
    • 한국자기학회지
    • /
    • 제17권3호
    • /
    • pp.141-146
    • /
    • 2007
  • MEMS 공정기법을 적용하여 새로운 형태의 LC 공진기형 자기센서를 제작하였다. 이 마이크로 LC 공진기는 솔레노이드형 마이크로인덕터에 연자성 마이크로와이어를 코어로 삽입하고 여기에 콘덴서를 병렬로 연결하여 구성하였다. 코어 자성 물질은 melt spinning 법으로 제조한 유리가 코팅된 $Co_{83.2}B_{3.3}Si_{5.9}Mn_{7.6}$ 마이크로와이어이다. 코어물질의 연자성을 개선하기 위하여 $150^{\circ}C$, $200^{\circ}C,\;250^{\circ}C,\;300^{\circ}C$ 등 여러 온도에서 1시간씩 진공 열처리하였다. MEMS 공정으로 제작된 솔레노이형 마이크로인덕터는 길이가 $500{\sim}1,000{\mu}m$ 이며 감은수는 $10{\sim}20$회이다. 외부자기장에 따른 본 마이크로인덕터의 최대 인덕턴스 변화율은 370%이었다. 초연자성 마이크로와이어의 투자율이 외부자기장에 따라 급격히 변하기 때문에 인덕턴스변화율이나 LC 공진기의 자기임피던스 변화율(MIR)이 급속하게 변한다. 최대감도를 얻기 위해서 MIR 곡선은 정교하게 조절할 수 있다. 마이크로인덕터와 멀티바이브 레어터 회로로 구성된 원형 자기센서소자를 제작하여 시험동작을 하는데 성공하였다.

전기이중층 커패시터용 내재적 미세 다공성 고분자 기반 3차원 다공성 탄소 전극 (Intrinsic Porous Polymer-derived 3D Porous Carbon Electrodes for Electrical Double Layer Capacitor Applications)

  • 한재희;서동학;김태호
    • 공업화학
    • /
    • 제29권6호
    • /
    • pp.759-764
    • /
    • 2018
  • 내재적 미세 다공성 고분자(polymer of intrinsic microporosity, PIM-1)를 사용하여 빈용매 유도 상전이법으로부터 3차원 다공성 구조를 가지는 필름을 형성하고, 이를 탄화하여 3차원 다공성 탄소(cNPIM)를 제조하였다. 전자주사현미경 분석을 통해 상전이 공정을 적용한 탄소소재가 마이크로, 메조, 매크로 기공을 모두 가지면서 서로 연결된 계층적 3차원 다공구조를 나타냄을 확인하였다. 특히 상전이 공정의 용매의 함량비를 조절함으로써 기공구조를 제어할 수 있었으며, 결과적으로 평균 0.75 nm의 기공 크기와 $2101.1m^2/g$의 높은 비표면적을 가지면서 약 30%의 메조, 마크로 기공구조를 겸비한 최적화된 다공성 탄소 전극을 제조할 수 있었다. 제조된 3차원 다공성 탄소소재를 전기이중층 캐퍼시터용 전극물질로 사용하여 수계전해질에서 측정한 결과, 높은 비표면적을 가지는 탄소 소재 내의 비약적 이온 이동속도 향상 효과로 높은 비축전용량(304.8 F/g@10 mV/s)과 우수한 충 방전 속도(77% 용량유지율@100 mV/s)를 나타내었다.