• 한국정보통신학회논문지
• /
• 제20권12호
• /
• pp.2401-2409
• /
• 2016

안드로이드 CPU 거버너는 CPU 주파수를 낮추어 CPU 공급 전압을 감소시키는 DVFS (Dynamic Voltage Frequency Scaling) 기반 전력 관리 기법을 사용한다. 그러나 CPU 주파수의 감소는 태스크의 실행 속도 지연을 유발한다. 이로 인해 태스크의 응답 시간 및 마감 시한 초과율이 증가하여 태스크가 제공하는 서비스의 품질 하락이 발생한다. 이에 본 논문에서는 다양한 안드로이드 CPU 거버너들을 전력 소비와 태스크의 응답성 및 마감 시한 측면에서 분석하였다.

• Journal of Information Processing Systems
• /
• 제13권4호
• /
• pp.941-950
• /
• 2017

The round robin algorithm is regarded as one of the most efficient and effective CPU scheduling techniques in computing. It centres on the processing time required for a CPU to execute available jobs. Although there are other CPU scheduling algorithms based on processing time which use different criteria, the round robin algorithm has gained much popularity due to its optimal time-shared environment. The effectiveness of this algorithm depends strongly on the choice of time quantum. This paper presents a new effective round robin CPU scheduling algorithm. The effectiveness here lies in the fact that the proposed algorithm depends on a dynamically allocated time quantum in each round. Its performance is compared with both traditional and enhanced round robin algorithms, and the findings demonstrate an improved performance in terms of average waiting time, average turnaround time and context switching.

• 한국정보과학회논문지:시스템및이론
• /
• 제32권4호
• /
• pp.148-159
• /
• 2005

CPU의 수행과 병행하여 I/O가 수행되도록 DMA 방식을 채택한 실시간 시스템의 스케줄 가능성을 보장하기 위해서는 CPU 태스크 뿐만 아니라 I/O 요구의 스케줄 가능성도 반드시 검증되어야 한다. 본 논문에서는 CPU에게 최상위 우선순위가 할당된 고정우선순위 버스 프로토콜을 기반으로 CPU와 다수의 DMA 컨트롤러가 시스템 버스를 공유하는 환경에서 DMA I/O 요구의 최악 응답시간을 분석하는 기법을 제안한다. 제안하는 분석 기법의 첫 번째 단계에서는 CPU 상에서 수행 중인 각 CPU 태스크별로 최악 버스 요구 패턴을 구한다. 두 번째 단계에서는 이들 CPU 태스크의 최악 버스 요구 패턴을 모두 통 차해 CPU 전체의 최악 버스 요구 패턴을 구한다. 최종 세 번째 단계에서는 CPU의 최악 버스 요구 패턴으로부터 DMA 컨트롤러의 버스 가용량을 구하고 DMA I/O 요구의 최악 응답시간을 산출한다. 모의 실험을 통해 제안하는 분석 기법이 일반적인 DMA 전송량에 대해 $20\%$ 오차 범위 이내에서 안전한 응답시간을 산출하며, DMA 전송량이 증가할수록 오차가 점차 감소함을 보였다

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권4호
• /
• pp.304-308
• /
• 2009

본 논문은 실시간 임베디드 OS인 TMO-eCos의 데드라인 기반 CPU 저전력 관리 기법을 다루고 있다. 해당 저전력 관리 기법은 경성 실시간 시스템인 TMO 시스템을 위한 태스크 순차화 기법에서 도출된 스케줄링 시나리오를 사용한다. 본 연구팀에서 개발한 스케줄링 사전 분석기는 주기적으로 동작하는 태스크의 주기, 데드라인, WCET를 기반으로 오프라인 분석을 실시한다. 최종적으로 TMO-eCos 커널은 CPU의 전력 소모를 줄이기 위하여 주기적인 태스크의 데드라인을 위반하지 않는 범위에서 CPU의 속도를 조절하여 시스템에서 사용하는 소비전력은 줄이게 된다. 본 논문은 이와 같은 과정과 실제 실험결과를 기술한다.

• International Journal of Computer Science & Network Security
• /
• 제21권1호
• /
• pp.19-26
• /
• 2021

CPU is considered the main and most important resource in the computer system. The CPU scheduling is defined as a procedure that determines which process will enter the CPU to be executed, and another process will be waiting for its turn to be performed. CPU management scheduling algorithms are the major service in the operating systems that fulfill the maximum utilization of the CPU. This article aims to review the studies on the CPU scheduling algorithms towards comparing which is the best algorithm. After we conducted a review of the Round Robin, Shortest Job First, First Come First Served, and Priority algorithms, we found that several researchers have suggested various ways to improve CPU optimization criteria through different algorithms to improve the waiting time, response time, and turnaround time but there is no algorithm is better in all criteria.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제7권9호
• /
• pp.219-226
• /
• 2018

조합에서 모든 경우의 수를 생성하는 체계적인 방법 중 하나는 조합 트리를 구성 하는 것이며 조합 트리를 구성하는 시간 복잡도는 O($2^n$)이다. 조합 트리는 그래프 동형 문제나 빈발 항목집합을 계산하는 초기 모델 등 다양한 목적으로 활용된다. 그러나 조합의 모든 경우의 수를 탐색해야 하는 알고리즘은 높은 시간 복잡도로 인해 현실적으로 활용되기 어렵다. 그럼에도 불구하고 데이터의 양이 방대해지고 이를 활용하기 위한 다양한 연구가 진행되면서 모든 경우의 수를 탐색해야만 하는 경우가 늘고 있다. 최근 GPU환경이 보급되고 쉽게 접할 수 있게 되면서 직렬 환경에서 높은 시간 복잡도를 가지는 알고리즘들을 병렬화 하여 시간을 줄이려는 다양한 시도가 이루어지고 있다. 조합에서 모든 경우의 수를 생성하는 방법은 순차적으로 진행되고 하부 작업의 크기가 편향되기 때문에 병렬 구현에 적합하지 않다. 병렬 알고리즘의 성능은 모든 스레드가 비슷한 크기의 작업을 가질 때 극대화될 수 있다. 본 논문에서는 모든 경우의 수를 구하는 문제를 병렬화하기 위하여 CPU와 GPU가 효율적으로 협업하기 위한 방법을 제안한다. 제안한 알고리즘의 성능을 검증하기 위하여 이론적인 측면에서 시간 복잡도를 분석하고, CPU와 GPU환경에서 다른 알고리즘과 본 연구에서 제안한 알고리즘의 실험 시간을 비교한다. 실험 결과 본 연구에서 제안한 CPU와 GPU의 협업 알고리즘은 이전 알고리즘에 비하여 CPU의 수행시간과 GPU의 수행시간의 균형을 유지하였고 아이템의 개수가 커질수록 괄목할 만한 시간 개선을 보였다.

• 정보과학회 논문지
• /
• 제42권11호
• /
• pp.1322-1331
• /
• 2015

vCPU(virtual CPU)는 하이퍼바이저 스케줄러에 의해서 실행 상태와 정지 상태를 반복하는 특징을 갖는다. 정지 상태인 vCPU에게 전달된 이벤트는 vCPU가 실행 상태가 될 때까지 처리되지 못하고 지연 된다. 이러한 이벤트 지연 현상은 I/O 지연 현상으로 나타난다. SMP(symmetric multiprocessing) 가상 머신은 다수의 vCPU를 이용하기 때문에 이벤트를 어느 vCPU에게 전달하는지에 따라 SMP 가상 머신의 이벤트 지연 시간이 달라 질 수 있다. SMP 가상 머신의 이벤트 지연 시간을 줄이기 위해서 본 논문에서는 각 vCPU의 동작 상태에 따라서 이벤트를 전달하는 새로운 기법인 이벤트 라우팅 기법을 제안한다. 제안한 이벤트 라우팅 기법을 Xen ARM 하이퍼바이저에 적용하였고 다양한 실험 환경에서 네트워크 RTT(round trip time)와 TCP 대역폭 측정을 통해 I/O 지연 시간 감소를 확인하였다. 기존 Xen ARM과 비교하여 네트워크 RTT는 최대 94% 감소하였고, TCP 대역폭은 최대 35% 증가하였다.

• International Journal of Computer Science & Network Security
• /
• 제23권7호
• /
• pp.165-170
• /
• 2023

Scheduling algorithms plays a significant role in optimizing the CPU in operating system. Each scheduling algorithms schedules the processes in the ready queue with its own algorithm design and its properties. In this paper, the performance analysis of First come First serve scheduling, Non preemptive scheduling, Preemptive scheduling, Shortest Job scheduling and Round Robin algorithm has been discussed with an example and the results has been analyzed with the performance parameters such as minimum waiting time, minimum turnaround time and Response time.

• 디지털융복합연구
• /
• 제12권3호
• /
• pp.227-235
• /
• 2014

모바일 가상화는 두 개의 가상 플랫폼을 하나의 무선 장치에 탑재하는 모바일 장치 관리의 한 접근 방법이다. 단일 무선 장치인 스마트폰은 사업용과 개인용으로의 가상 환경으로 사용될 수 있을 것이다. 모바일 가상화는 또한 동일한 장치에 두 개의 운영체제인 RTOS와 안드로이드 앱이 동시에 수행되는 환경일 수 있다. 본 논문에서는 멀티코아에서 각 코아를 가상화하고, 물리 CPU(pCPUs)에 배당된 여러 가상 CPU(vCPU)를 재 할당하는 기법을 제시하며 또한 가상 CPU들을 물리 CPU에 할당하기 위한 실시간 스케줄링 방법을 제안한다. 본 논문에서 제안된 기술은 인터럽트 처리시에 실시간 처리의 시간 지연을 해결하였고, 이전의 알고리즘보다 빠른 처리를 가능하게 한다.

• 자원리싸이클링
• /
• 제25권6호
• /
• pp.3-12
• /
• 2016

본 연구에서는 F-PGA 타입의 CPU 칩과 W-BGA 타입의 CPU 칩을 대상으로 금(Au)의 함량 및 분포 상태를 확인하였다. 그 결과 F-PGA 칩의 경우, 금의 80.8%가 칩 터미널(terminal)부분에, W-BGA 칩의 경우에는 베어다이(bare die)에 금이 89.8% 편재되어 있는 것을 확인하였다. 이와 같이 대부분의 금이 칩의 특정 부분에 존재하는 사실로부터 CPU 칩의 해체장치를 고안하게 되었다. CPU 칩 해체실험의 조작변수는 롤러 회전속도, IR 히터의 가열 온도, 가열 시간으로 하였다. F-PGA 칩의 경우에는 가열 온도 $300^{\circ}C$, 가열 시간 90초 조건, 그리고 W-BGA 칩의 경우에는 롤러속도 90 rpm, 가열온도 $300^{\circ}C$, 가열 시간 180초 조건에서 칩 터미널과 베어다이를 각각 완전하게 분리/회수할 수 있었다.