• Journal of the Korea Society of Computer and Information
• /
• v.18 no.12
• /
• pp.1-9
• /
• 2013

Even though the multiple pages TLB are effective in improving the performance, a conventional method with OS support cannot utilize multiple page sizes in user application. Thus, we propose a new multiple-TLB structure supporting multiple page sizes for high performance and low power consumption without any operating system support. The proposed TLB is organised as two parts of a S-TLB(Small TLB) with a small page size and a L-TLB(Large TLB) with a large page size. Both are designed as fully associative bank structures. The S-TLB stores small pages are evicted from the L-TLB, and the L-TLB stores large pages including a small page generated by the CPU. Each one bank module of S-TLB and L-TLB can be selectively accessed base on particular one and two bits of the virtual address generated from CPU, respectively. Energy savings are achieved by reducing the number of entries accessed at a time. Also, this paper proposed the simple 1-bit LRU policy to improve the performance. The proposed LRU policy can present recently referenced block by using an additional one bit of each entry on TLBs. This method can simply select a least recently used page from the L-TLB. According to the simulation results, the proposed TLB can reduce Energy * Delay by about 76%, 57%, and 6% compared with a fully associative TLB, a ARM TLB, and a Dual TLB, respectively.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11a
• /
• pp.997-999
• /
• 2005

기가비트의 속도를 넘는 고속 네트워크상에서 TCP/IP를 사용할 경우 호스트 CPU에서 TCP/IP를 처리하는데 많은 부하가 발생한다. 이러한 문제를 해결하기 위해 최근 네트워크 어댑터에서 TCP/IP를 처리하는 TCP/IP Offload Engine(TOE)에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 임베디드 시스템에 리눅스를 사용하여, TOE와 Remote Direct Memory Access(RDMA) 메커니즘을 구현하였고 그 동작 방식을 보인다. 실험을 통해 구현된 메커니즘들을 검증하였으며, 각 구간별로 소요시간을 측정하였다. 본 논문에서는 이러한 실험 결과를 바탕으로, 추후 기가비트 환경에 적합한 TOE 및 RDMA 메커니즘의 구한 방안을 제안한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11a
• /
• pp.829-831
• /
• 2005

최근 컴포넌트 기반 미들웨어의 최적화에 대한 연구가 활발히 이루어지고 있다. CPU점유율이 높은 어플리케이션의 동시 실행은 시스템에 부하를 주기 때문에, 시스템 성능을 약화시키고 실행중인 어플리케이션에 영향을 준다. 컴포넌트 기반 미들웨어는 여러 개의 재사용 가능한 컴포넌트를 조합하여 어플리케이션을 구성하기 때문에 동적으로 재구성이 가능하다. 본 논문은 컴포넌트 기반 미들웨어가 시스템 상황에 대한 정보를 받아들여 시스템의 상황을 스스로 판단하고 자가치료 또는 시스템의 성능을 최적화시키는 컴포넌트를 선택하는 방법을 제안한다. 상황판단을 위해 유연한 추론이 가능하고, 데이터로부터 자동학습이 가능한 베이지안 네트워크를 사용하였다. 두 시간 가량의 데이터를 리눅스 사용자로부터 획득하여 실험한 결과, 테스트 데이터에 대해 $76.5\%$의 성능을 보였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06a
• /
• pp.45-47
• /
• 2012

응용 프로그램의 QoS를 보장하기 위하여 태스크들에게 지분을 부여하고 단위 시간동안 각 태스크에게 주어진 지분만큼의 CPU 자원을 할당하는 비례 지분 알고리즘들이 많이 연구되었다. 대부분 비례 지분 알고리즘들은 태스크 수, 지분 분포 등의 다양한 환경에 따라 동작 방식이 다르기 때문에 이러한 인자들은 시스템의 공정한 자원 할당에 많은 영향을 준다. 본 논문에서는 비례 지분 알고리즘을 동작 방식에 따라서 분류한 후, 태스크의 수와 더불어 지분의 편향성, 즉 지분 분포에 따라 QoS 공정성 결과를 분석한다. 분석결과, 비례 지분 알고리즘에서는 태스크의 수 뿐 만 아니라 지분의 분포 역시 QoS 공정성에 많은 영향을 주며, 각 환경에 따라 효율적인 최적의 알고리즘들이 존재함을 확인하였다. 제안된 분석 결과는 QoS를 지원하는 다양한 시스템에서 효율적인 비례 지분 알고리즘을 선택하여 시스템의 신뢰성을 향상시킬 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06a
• /
• pp.403-405
• /
• 2012

접미사 트리는 문자열 압축, 텍스트 처리, 생물정보학 등 다양한 응용 분야에서 사용되는 인덱스 자료구조이다. 최근 64bit 하드웨어와 멀티코어 CPU가 보급됨에 따라 메모리상에서 병렬로 접미사 트리를 생성하는 알고리즘이 활발히 연구되고 있다. 본 논문에서는 McCreight의 선형시간 알고리즘과 Chen의 병렬 알고리즘을 기반으로 메모리상에서 접미사 트리를 병렬로 생성하는 구현 방법을 보였으며, TBB, Cilk Plus와 같은 병렬 프로그래밍 라이브러리를 이용하여 병렬 알고리즘을 구현하였다. 알고리즘 실험 결과 병렬로 수행한 알고리즘이 직렬로 수행한 결과보다 최대 4배 가량 성능 향상을 얻을 수 있었으며, 병렬 라이브러리를 사용함으로써 가지는 오버헤드는 극히 적은 것으로 나타났다.

• Proceedings of the Acoustical Society of Korea Conference
• /
• spring
• /
• pp.15-18
• /
• 2000

본 논문은 중규모 어휘인 1500여 단어 실시간 화자 독립 단독어 음성인식 시스템에 대해서 기술한다. 음향 모델은 HMM을 이용하였으며, 음소 모델은 문맥종속 모델인 트라이폰을 사용하였다. 이 시스템은 텍스트로부터 쉽게 사전을 구성할 수 있는 유연성을 갖는다. 선정된 단어는 주식시장에 상장되어 있는 1456개의 회사명으로 비교적 혼동하기 쉬운 단어들을 많이 포함한 사전이다. 실시간 처리를 위한 알고리즘들 중 인식율을 크게 저하시킬 가능성이 있는 기법들은 제외하였다. 여기에 트리 빔과 음소 빔을 적용하면서 topN을 적용하였으며 새로운 스코아 캐쉬 기법을 고안하였다. 특별히 스코아 캐쉬 기법은 인식율에는 전혀 영향을 미치지 않으면서 계산량을 $38\%$나 줄여주었다. 이런 기법들을 적용하여 실시간 음성인식을 구현할 수 있었다. Intel 450M CPU가 장착되어 있는 리눅스 시스템에서 평균 1.98초의 응답 시간을 보였다.

• Proceedings of the IEEK Conference
• /
• 2003.07d
• /
• pp.1661-1664
• /
• 2003

The transcoding is a method which converts a multimedia stream to an adaptive format, such as frame rate and resolution, that can be played in the mobile devices. Due to the heavy consumption of CPU power for transcoding, the server in charge cannot supply all streams requested from clients if it is already occupied by several streams. The load balancing among proxies is a common approach for solving such problem. In addition to collaborative works for load balancing, the mobility must be taken into account in the mobile environments. Thus, the wired-network based algorithm is not suitable for the streams service in the mobile environments. In this paper, we propose an alternative scheme for cooperative proxy architecture that considers the case in which mobile devices are moving over other zones.

• Proceedings of the Korea Database Society Conference
• /
• 1999.06a
• /
• pp.325-333
• /
• 1999

본 논문에서는 응용범위가 넓고 비교적 복잡도가 높은 화물운송 계획문제들을 대상으로 몇 가지 실험을 통해 대표적인 인공지능 계획방식인 부분순서 계획법과 그래프 계획법의 성능을 비교 분석하였다. 또 동시에 이러한 실험을 통해 DVO 및 LPVO와 같은 대표적인 제어전략들을 중심으로 이들이 그래프 계획법의 성능에 미치는 효과를 비교 분석하여 보았다. 본 연구의 실험을 통해서는 부분순서 계획법에 비해 그래프 계획법이 메모리 사용량이나 CPU 계산시간 면에서 월등히 우수한 성능을 보여주었으며 비교적 복잡도가 큰 계획문제에서도 좋은 결과를 보여주었다. 하지만 도출된 해 계획의 질적인 면에서는 부분순서 계획법이 대부분 최적의 해를 찾아낸 것에 반해 그래프 계획법은 사용된 제어전략과 최적화 방법에 따라 해 계획의 질이 크게 달라질 수 있음을 보였다. 한편 그래프 계획법에서는 부속목표 선택 전략인 DVO는 그 효과를 뚜렷이 보이지 못한 반면 동작 선택 전략인 LPVO는 도출된 해 계획의 질적인 면이나 계산속도 면에서 모두 뛰어난 효과를 보여주었다.

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.36D no.2
• /
• pp.55-61
• /
• 1999

A soft error rate (SER) simulator for DRAM was developed. In comparison to the other SER simulator using device simulator or Monte Carlo simulator, the proposed simulator substantially reduced the CPU time using an analytical model for the alpha-particle-induced charge collection. By analysing the soft error modes in DRAM, the bit-bar mode was identified as the main cause of soft error. Using the new SER simulator, SER of 256M DRAM was investigated and it was found that the storage capacitance had a 5fF margin.

• Journal of Biosystems Engineering
• /
• v.15 no.3
• /
• pp.199-206
• /
• 1990

연구 I에서 수행한 소뇌모델 선형조합 신경망(CMLAN)의 분석 결과와 제안된 능률적 학습 알고리즘들에 의거하여 이차원 비선형 함수치의 출력 모의시험과 팔의 형태에 따라 두개의 목적치를 갖는 2 자유도 머니퓨레이터의 동작지령 산출 모의시험을 행하였다. 특히 2 자유도 머니퓨레이터의 경우, 작업공간에 적절한 입력네트의 변수를 선정하고 하나의 입력공간을 공유하는 두개의 세부 소뇌모델 선형조합 신경망을 서로 연결하는 구조로써 팔의 형태와 목적 지점에 따라 네트를 선정하는 구조를 갖도록 하였다. 제안한 학습 알고리즘의 성능 및 CMLAN의 학습에 따른 효과를 학습이득에 따라 컴퓨터로 모의시험하였으며 그 결과를 분석하였다. 잘 알려진 신경망인 BACK-PROPAGATION 다층(Multi-Layer) 신경망과 함수연결 신경망(Functional Link Net)을 이용한 모의시험 결과를 비교 분석하였다. CMLAN의 학습 능률성은 학습에 소요되는 컴퓨터의 cpu시간과 학습 중의시스템의 최대 편차와 RMS 편차의 변이도 및 최종 시스템 수렴치로서 나타내었다.