• Journal of Korea Society of Industrial Information Systems
• /
• v.27 no.6
• /
• pp.69-75
• /
• 2022

We propose energy-efficient scheduling considering real-time constraints and energy efficiency in smart mobile with heterogeneous multi-core structure. Recently, high-performance applications such as VR, AR, and 3D game require real-time and high-level processings. The big.LITTLE architecture is applied to smart mobiles devices for high performance and high energy efficiency. However, there is a problem that the energy saving effect is reduced because LITTLE cores are not properly utilized. This paper proposes a heterogeneous multi-core assignment technique that improves real-time performance and high energy efficiency with big.LITTLE architecture. Our proposed method optimizes the energy consumption and the execution time by predicting the actual task execution time using SVM (Support Vector Machine). Experiments on an off-the-shelf smartphone show that the proposed method reduces energy consumption while ensuring the similar execution time to legacy schemes.

• The Journal of the Korea Contents Association
• /
• v.15 no.9
• /
• pp.21-28
• /
• 2015

In the semi-conductor process, a simulation process is performed to detect defects by analyzing the behavior of the impurity through the physical quantity calculation of the inner element. In order to perform the simulation, Finite-Difference Time-Domain(FDTD) algorithm is used. The improvement of semiconductor which is composed of nanoscale elements, the size of simulation is getting bigger. Problems that a processor such as CPU or GPU cannot perform the simulation due to the massive size of matrix or a computer consist of multiple processors cannot handle a massive FDTD may come up. For those problems, studies are performed with parallel/distributed computing. However, in the past, only single type of processor was used. In GPU's case, it performs fast, but at the same time, it has limited memory. On the other hand, in CPU, it performs slower than that of GPU. To solve the problem, we implemented a computing model that can handle any FDTD simulation regardless of size on the cluster which consist of heterogeneous processors. We tested the simulation on processors using MPI libraries which is based on 'point to point' communication and verified that it operates correctly regardless of the number of node and type. Also, we analyzed the performance by measuring the total execution time and specific time for the simulation on each test.

• The Proceedings of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.7 no.6
• /
• pp.60-68
• /
• 1993

본 논문에서는 주차설비의 제어장치와 기계장치 설계와 시뮬레이터를 구현한다. 이 제어기는 다층각형순환식 주차설비 시스템의 제어에 적용될 수 있도록 한다. 또, 주차설비 제어장치의 정확한 동작을 확인할 수 있는 시뮬레이터를 개발한다. 시뮬레이터 개발의 목적은 기계장치 대신에 현장에 있는 기계장치와 제어 신호면에서 완전히 일치하는 시뮬레이터를 고안하여 실제 기계장치 없이 주차설비 제어장치의 개발에 도움을 줄 수 있게 하기 위한 것이다.주차설비의 성능평가 문제는 제한된 공간안에서 어떻게 많은 차를 적재하느냐 하는 문제와 시간적으로 얼마나 빨리 입,출고 시킬 수 있느냐에 달려 있다. 따라서, 주차설비의 입,출고 시간을 최소로 하는 시간최적 앨고리즘을 고안한다. 이 제어장치와 시뮬레이터는 모두 인텔 8086 CPU로 실현한다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.28 no.1_2
• /
• pp.11-19
• /
• 2001

근래에 들어, 백플레인 버스를 기반으로 하는 멀티프로세서 시스템의 프로세서간 통신에도 TCP/IP와 같은 표준 네트워크 프로토콜을 이용하여 표준 MAC 계층을 구현하는 것이 일반적이다. 본 논문은 이러한 MAC 에뮬레이션 기반 버스 네트워크상에서 내장형 실시간 은용을 지원하기 위한 최악 응답 시간 분석법을 제시한다. 본 논문의 분석법은 구체적으로 MAC 에뮬레이션 방법의 하나인 ANSI BusNet 프로토콜을 대상으로 진행된다. 각 실시간 태스크를 주기, CPU 시간, 종료시한, 메시지 패킷 개수로 모델링하고 스케쥴 가능성, 즉 주어진 종료 시한 내에 작업을 완료할 수 있는지의 여부를 검사하는 수식을 유도한다. 이를 위해 물리적인 버스 특성을 고려한 버스 전송 모델을 제시하고, 버스 중재 방식과 버스 하드웨어의 캐슁 지원 여부에 따른 스케쥴 가능성을 분석한다. 또한 본 논문에서는 실험을 통해 블록 전송이 실시간 통신 성능에 미치는 영향을 살펴본다. 비록 본 논문의 분석법이 BusNet에 기반하여 개발되었지만, BusNet이 대부분의 백플레인 하드웨어가 지원하는 기본적인 기능만을 가정하고 있으므로, 본 논문의 분석법은 다른 종류의 백플레인 네트워크 프로토콜에도 쉽게 적용될 수 있다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.22 no.2
• /
• pp.25-30
• /
• 1985

This paper proposes an algorithm to simplify Boolean functions into near minimal sum-of-products for Programmable Logic Arrays. In contrast to the conventional procedures, where the execution time depends on the number of variables, the execution time by this procedure depends on the degree of consensus of base minterms. Thus as the number of variables is increased, the difference of CPU time becomes larger using this new Procedure than using other procedures and consequently the executable range of input function increasing. The algorithm has been implemented on CYEER 170-740 and it's results were compared with those using Arvalo's algorithm.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2015.01a
• /
• pp.267-269
• /
• 2015

본 논문에서는 고성능 컴퓨팅 시스템의 성능 향상을 위한 효율적인 동적 작업부하 균등화 정책을 제안한다. 이 정책은 시스템 자원인 CPU와 메모리를 효율적으로 사용하여 고성능 컴퓨팅 시스템의 처리량을 최대화하고, 각 작업의 수행시간을 최소화한다. 또한 이 정책은 수행중인 작업의 메모리 요구량과 각 노드의 부하 상태를 파악하여 작업을 동적으로 할당한다. 이때 작업을 할당 받은 노드가 과부하 상태가 되면 다른 노드로 작업을 이주시켜 각 노드의 작업부하를 균등하게 유지함으로써 작업의 대기시간을 줄이고, 각 작업의 수행시간을 단축한다. 본 논문에서는 시뮬레이션을 통하여 제안하는 동적 작업부하 균등화 정책이 기존의 메모리 기반의 작업부하 균등화 정책에 비해 고성능 컴퓨팅 시스템의 성능 향상 면에서 우수함을 보인다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2015.01a
• /
• pp.147-150
• /
• 2015

본 논문에서는 고성능 컴퓨팅 시스템의 성능 향상을 위한 효율적인 동적 작업부하 균등화 정책을 제안한다. 이 정책은 시스템 자원인 CPU와 메모리를 효율적으로 사용하여 고성능 컴퓨팅 시스템의 처리량을 최대화하고, 각 작업의 수행시간을 최소화한다. 또한 이 정책은 수행중인 작업의 메모리 요구량과 각 노드의 부하 상태를 파악하여 작업을 동적으로 할당한다. 이때 작업을 할당 받은 노드가 과부하 상태가 되면 다른 노드로 작업을 이주시켜 각 노드의 작업부하를 균등하게 유지함으로써 작업의 대기시간을 줄이고, 각 작업의 수행시간을 단축한다. 본 논문에서는 시뮬레이션을 통하여 제안하는 동적 작업부하 균등화 정책이 기존의 메모리 기반의 작업부하 균등화 정책에 비해 고성능 컴퓨팅 시스템의 성능 향상 면에서 우수함을 보인다.

• Proceedings of the Korean Operations and Management Science Society Conference
• /
• 1992.04b
• /
• pp.466-475
• /
• 1992

ISDN으로 통합되고 있는 중요한 서비스 중의 하나가 데이터의 효율적인 전달을 위한 패킷모드 서비스이다. 이 패킷모드 서비스는 융통성이 있는 대역폭할당이 가능하고 하나의 물리적 채널을 동시에 복수개의 논리적 채널로 사용할 수 있다. CCITT권고안 X.31은 현존하고 있는 X.25패킷 터미날을 ISDN으로의 액세스를 지원하기 위한 두 가지의 시나리오를 설명하고 있다. ISDN교환기로서 개발되고 있는 TDX-10 전자교환기는 패킷처리기(Packet Handler)가 ISDN내에서 패킷모드 서비스를 제공하는 X.31의 Case B를 채택하고 있다. 본 논문에서는 모든 패킷 트래픽이 집중되어 처리되는 패킷처리기 역할을 하는 패킷처리 서브시스템(Packet Handling Subsystem)의 구조를 간략하게 설명하였다. 또한 TDX-10 패킷처리기의 성능을 제시하기 위하여 패킷처리기를 큐잉 네트워크를 이용하여 모델링하고, SLAM II를 사용하여 시뮬레이션을 수행하였다. 그 결과 부가된 트래픽 변화에 따른 각 프로세서의 CPU점유율 및 입력큐에서의 평균 대기시간, X.25호 요구 지연시간과 데이터 패킷 전송 지연시간등을 분석하고 이를 근거로 TDX-10 패킷교환시스팀의 패킷호 처리용량을 제시하였다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2011.01a
• /
• pp.273-275
• /
• 2011

본 논문에서는 효과적인 객체 추적을 위해 가우시언 믹스처 기반의 그림자 제거 알고리즘을 제안하고, GPGPU(General Purpose GPU) 아키텍처인 NVIDIA 사의 CUDA(Compute Unified Device Architecture)를 이용하여 기존의 객체 추적 알고리즘의 컴퓨팅 시간을 개선하는 모델을 제안한다. 이 시스템은 GPU를 이용한 가우시언 믹스처 모델 기반의 객체 추적 알고리즘으로 전경과 배경 분리 시 CPU와 GPU의 프로세스 시간을 적절히 분배하여 소모되는 연산시간을 줄이고, 고 해상도의 이미지에서의 객체 분리 및 추적의 시스템 처리량을 최대화 한다. 객체 추출 후 효과적인 추적을 위해 예측 모델인 칼만 필터를 사용한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.225-225
• /
• 2014

일반적인 Cosine law를 이용한 증착 두께의 분포에 대한 계산은 적분의 형태로 이루어져있다. LCD 8G 급의 경우 마그네트론 스퍼터링 타겟의 크기가 깊이 3 m, 폭 25 cm정도인데 대략 6~8개를 설치하여 공정 시간을 줄이고 있다. 이 때 한 쪽 방향으로 이동하는 기판이 타겟 표면과 이루는 각도는 아주 작은 각에서 수직으로 다시 음의 각도로 변화한다. 이 때 발생하는 박막의 미세 조직 변화는 박막 특성에 많은 영향을 준다. 이에 대한 연구를 위한 1단계로 타겟 표면과 기판 표면을 모두 미소 면적소로 구분하고 각각의 면적소 간에 이루어지는 증착 원자의 비행을 충돌이 없다는 가정하에 direct flux 알고리즘으로 처리하였다. 이 때 소요되는 계산 시간은 매우 길어서 single core CPU에서 serial job으로 처리하는 경우 여러 시간이 소요된다. 이에 대한 대안으로 OpenMP를 이용한 작업의 병렬화를 시도하였다. 4 core machine에서 최대 96%의 병렬 효율을 달성하였다.