• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.403-404
• /
• 2008

In this paper, a new 4-way search window is developed for H.264 Motion Estimation(ME) to improve the memory bandwidth. The proposed 4-way(up, down, left, right) search window could improve the reuse of overlapped window data to reduce the redundancy access factor by 1.4, though the 1/3-way search window requires $7.7{\sim}11$ times of data retrieval redundantly. In experiments, the new implementation of 4-way search window on Altera Stratix-III could deal with CIF ($352{\times}288$) video of 3 reference frame, $48{\times}48$ search area and $16{\times}16$ macroblock by 30fps real time at 55.2MHz.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.45-48
• /
• 2008

This paper presents a brief overview of scalable video coding (SVC) with a focus on spatial scalability and its application to Advanced Terrestrial-DMB (AT-DMB). By adopting SVC with two spatial-layers and hierarchical modulation, AT-DMB provides standard definition (SD)-level video while maintaining compatability with the existing CIF-level video. In this paper, we suggest a layer-configuration and coding parameters of SVC which are well suit for an AT-DMB system. In order to reduce extremely large encoding time resulted by an exhaustive search of a macroblock coding mode in spatial scalability, we propose a fast mode decision method which excludes redundant modes in each layer. It utilizes the mode distribution of each layer and their correlations. Experimental results show that a simplified encoding model with the method reduces the computational complexity significantly with negligible coding loss.

• 대한전자공학회논문지
• /
• 제25권1호
• /
• pp.101-107
• /
• 1988

This paper proposes a circuit extractor which extracts a netlist from the CIF input file cntaining the layout mask artwork informations. The circuit extractor extracts transistors and their interconnections, and calculates circuit parameter such as parasitic resistance and parasitic capacitance from the mask informations. When calculating the parasitic resistance, we consider the current flow path to reduce the errors caused by the resistance approximation. Similarly, we consider the coupling capacitance which has an effect on the circuit characteristics, when the parasitic capacitances are calculated. Therefore, using these parameter values as an input to circuit simulation, the circuit characteristics such as delay time can be estimated accurately. The presented circuit extraction algorithm uses a multiple storage quad tree as a data sturucture for storing and searching the 2-dimensional geometric data of mask artwork. Also, the proposed algorithm is technologically independent to work across a wide range of MOS technologies without any change in the algorihm.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1308-1311
• /
• 2002

We present a low-power MPEG-4 video codec chip capable of delivering high-quality video data in wireless multimedia applications. The discussion will focus on the architectural design techniques for implementing a high-performance video compression/decompression chip at low power architectures. The proposed MPEG-4 video codec can perform 30 frames/s of QCIF or 7.5 frame/s of CIF at 27MHz for 128k∼144kbps. By introducing the efficiently optimized Frame Memory Interface architecture, low power motion estimation and embedded ARM microprocessor and AMBA interface, the proposed MPEG-4 video codec has low power consumption for wireless multimedia applications such as IMT-2000.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.839-842
• /
• 2003

본 논문에서는 MPEG-4 디블록킹 필터를 매크로블록 단위의 효율적인 파이프라인 구조를 사용하여 구현하였다. MPEG-4 QCIF/CIF 영상 시퀀스의 디블록킹 필터링 효과를 보일것이며, 디블록킹 필터링의 많은 계산량을 줄임과 동시에 낮은 클록에서 실시간 처리할 수 있는 구조를 제안하였다. 대부분 블록기반의 비디오 코딩 시스템에서, 블록 에지 효과는 블록기반 영상 압축에 치명적인 화질 저하를 나타낸다. 특히 압축 비율이 커질수록 화질 저하는 뚜렷하다. 그래서, 영상 후처리 기술로서 디블록킹 필터를 사용하여 블록 에지 영향을 줄임으로써 영상 화질을 향상시킨다. 그러나 디블록킹 필터의 주요 단점은 많은 계산량을 요구하고 있어서 구현에 어려움이 있다. 이 문제를 해결하기 위해, MPEG-4 디블록킹 필터를 매크로 블록단위의 파이프라인 구조로 설계하였고, 실시간으로 동작하는 MPEG-4 SP@L2의 비디오 코덱 칩을 구현하였다.

• 전자통신동향분석
• /
• 제13권5호통권53호
• /
• pp.23-37
• /
• 1998

ATM over Legacy LAN 기술은 기존의 근거리 통신망(local area network: LAN) 환경하에서 하드웨어의 교체 없이 ATM 셀을 수용할 수 있도록 하여 음성과 데이터를 제공하는 효과적인 기술로서, 순수 ATM 통신망으로 진화하는 과도기적인 시기에 아주 유용한 기술로 여겨지고 있다. 지금까지 연구된 ATM over Legacy LAN 기술은 ATM Forum의 FUNI 프로토콜, Cornell 대학의 CIF, 그리고 Melbourne 대학의 gNET 프로토콜의 세가지가 있으며, 이들 기술은 ATM 프로토콜의 ATM 적응 계층 기능을 LAN 단말과 LAN 스위치에서 각각 어느 범위까지 담당하는가에 따라 구분되는 기술이다. 본 고에서는 이들 세가지 ATM over Legacy LAN 기술에 대해 그 구조 및 기능을 살펴보고 지금까지의 연구 동향을 토대로 하여 각 기술의 장단점을 살펴보고자 한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2006년도 전력전자학술대회 논문집
• /
• pp.308-310
• /
• 2006

DeviceNet은 Rockwell/Allen-Bradley에서 개발된 응용계층으로 CAN(controller area network)을 기반으로 한 저가의 통신 링크이며 단순한 산업용 디바이스(sensors, actuators)와 상위 디바이스(controller)를 연결하는 하위 레벨의 네트워크이다. 본 논문에서는 2대의 전동기를 마스터, 슬레이브 형식으로 실시간 동특성을 만족할 수 있는 동기제어 알고리즘을 개발하고 이를 DeviceNet을 이용하여 실시간으로 제어할수 있는 복수 전동기 구동시스템을 구현하고자 한다. DeviceNet 마스터는 Hilscher사(社)의 DeviceNet Card(CIF50-DNM)를 PC에 장착되어 구현하고 슬레이브는 Atmel사(社)의 AVR칩(AT90CAN128)을 이용하여 설계하였다.

• 정보와 통신
• /
• 제25권12호
• /
• pp.10-18
• /
• 2008

In this paper, we present a low-power design of H.264 codec based on dedicated hardware and software solution on EMP(ETRI Multi-core platform). The dedicated hardware scheme has reducing computation using motion estimation skip and reducing memory access for motion estimation. The design reduces data transfer load to 66% compared to conventional method. The gate count of H.264 encoder and the performance is about 455k and 43Mhz@30fps with D1(720x480) for H.264 encoder. The software solution is with ASIP(Application Specific Instruction Processor) that it is SIMD(Single Instruction Multiple Data), Dual Issue VLIW(Very Long Instruction Word) core, specified register file for SIMD, internal memory and data memory access for memory controller, 6 step pipeline, and 32 bits bus width. Performance and gate count is 400MHz@30fps with CIF(Common Intermediated format) and about 100k per core for H.264 decoder.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.582-586
• /
• 1988

This paper describes KUIC_DRC(Kyungpook national University Intelligent CAD_Design Rule Checker) which verifies VLSI layout. It uses modified linked list data structure. The input form is modifed CIF(Caltech Intermediate Form), called KIF(Kyungpook Intermediate Form). It makes error file, a KIF file. It is written in C language and excuted on MS-DOS, in IBM PC/AT.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.549-552
• /
• 1988

KUIC_LED II is a two dimensional graphics editor for IC mask layout which breaks through the memory limit, maximum number of box is 2333, with overlay. It runs on IBM PC/AT with the ${\Omega}$/PC color graphics board. I/O data format is CIF(Caltech Intermediate Form). It is written, In 'C' language on MS_DOS.