• 한국통신학회논문지
• /
• 제36권2C호
• /
• pp.93-98
• /
• 2011

현재 매우 빠른 속도로 늘어나고 있는 인터넷 수요를 충족시키기 위하여 새로운 통신 대안이 필요하다. 이런 대안들 중에 하나가 바로 광대역 고속 전력선 통신이다. 전력선 통신은 전력을 전달하는 도체에 신호를 같이 실어 보내는 통신 방법이다. 하지만 전력선을 그대로 사용한다는 단점 때문에 기존의 사용되는 통신 시스템과의 간섭이 발생한다. 이런 간섭을 제거하기 위하여 일반적인 방법으로는 Notch 필터를 주로 사용한다. 반면 다른 방법의 하나로 Wavelet OFDM이 사용된다. 본 논문에서는 Wavelet OFDM에서 사용되는 CMFB구조에 CIC 필터를 적용하여 그 부협의 값을 더욱 낮추어 성능을 높이는 방법을 제안한다.

• 전자공학회논문지
• /
• 제49권11호
• /
• pp.141-148
• /
• 2012

Oversampling 기법을 사용한 analog-to-digital (A/D) 컨버터에서 샘플링 된 신호의 signal bandwidth를 낮추어 주기 위해 데시메이션 필터가 사용된다. 본 논문은 sigma-delta ADC에 사용될 수 있는 저전력 4 단 32 bit 데시메이터 필터 디자인을 제안한다. 디지털 데시메이션 필터는 CIC(cascaded integrator-comb) filter와 세 개의 half-band FIR filter로 이루어져 있다. 전력소모를 최소화하기 위하여 CIC filter에는 pipeline구조가 사용되었고, FIR 필터의 multiplier 구조를 최적화하기 위하여 Canonic Signed Digit (CSD) 코드가 사용되었다. 130nm CMOS 공정으로 설계 자동화 CAD 도구를 사용하여 타이밍, 면적, 전력소모를 최적화하여 98.304 MHz 주파수에서 697 uW의 전력을 소모면서 32 bit, 192 kHz 아웃풋을 낼 수 있다.

• 한국통신학회논문지
• /
• 제29권6C호
• /
• pp.777-784
• /
• 2004

이 논문에서는 CIC(Cascaded Integrator-Comb) 필터와 half band 필터를 직렬로 연결하여 사용하는 데시메이션 필터의 주파수 응답을 향상시키는 보간 필터를 제안한다. 기존의 방식들은 통과대역의 리플 특성만을 향상시키나, 이 논문에서는 통과대역의 특성과 저지대역의 감쇠특성을 동시에 향상시키는 IFOP(Interpolated Fourth-Order Polynomials) 필터를 제안한다. 설계 방법도 저지대역을 특성향상을 완료한 후에 통과대역 특성을 향상시키므로 최적화 프로그램을 사용하지 않고도 체계적으로 설계가 가능함을 보였다. 제안된 필터는 곱셈이 2개 필요한 구조이므로 부가적인 연산량이 적으며, 또한 선형위상의 특성을 갖고 있으므로 선형위상 특성을 그대로 유지할 수 있다. 예제들을 통하여 저지대역과 통과대역의 특성이 향상되는 양을 관찰하였으며, Verilog-HDL coding을 통하여 계수 양자화 영향도 분석하였다.

• 한국정보통신학회논문지
• /
• 제19권11호
• /
• pp.2649-2655
• /
• 2015

오버샘플링 방식을 기본으로 하는 시그마-델타 ADC는 고해상도를 구현할 수 있는 반면 고속 동작 시에는 높은 Signal to Noise and Distortion Ratio (SNDR) 성능을 달성하기 어려운 특성이 있다. 본 논문에서는 고속 동작 시에도 시그마-델타 ADC의 높은 SNDR 제공을 위한 데시메이션 필터의 설계 및 구현을 보인다. 이 데시메이션 필터는 통과 대역 내에서 신호의 왜곡을 최소화하기 위해 Butterworth 구조로 구성 하였다. 성능을 검증하기 위해 1-bit, 3차, OSR=64인 시그마-델타 모듈레이터에 제안된 데시메이션 필터를 적용하여 실험을 하였다. 시뮬레이션 실험을 통해 기존에 널리 쓰이던 CIC(cascaded integrator-comb) 방식의 데시메이션 필터 대비 제안된 Butterworth 구조의 데시메이션 필터가 매우 낮은 통과대역 왜곡을 가지며 따라서 높은 SNDR을 제공한다는 결과를 보인다.

• 대한전자공학회논문지SP
• /
• 제42권4호
• /
• pp.153-158
• /
• 2005

본 논문에서는 software defined radio(SDR) 등의 디지털 RF/IF(Intermediate Frequency)에 사용되는 CIC 필터의 처짐 현상을 위한 보상 필터를 제안한다. 제안된 보상 필터는 근사적 선형 위상 특성을 가지며, interpolator/decimator의 기저 대역에서 가장 낮은 레이트로 동작하는 2차의 필터이므로 저연산량을 요구하므로 비용 효율적이다. 또한 처짐 현상을 보상하면서도 저지대역에서는 성능 열화가 거의 발생하지 않는다 예제를 통한 설계 및 성능 분석 결과, 제안된 보상 방법을 적용한 통신 시스템에 있어서 성능 향상을 보였고, 기존의 보상 방법과 비교하여 성능 및 메모리 사용량, 연산량에서 우수함을 보였다.

• 반도체디스플레이기술학회지
• /
• 제20권3호
• /
• pp.71-76
• /
• 2021

Digital decimation filters are used in various digital signal processing systems using ADCs, including digital communication systems and sensor network systems. When the sampling rate of digital data is reduced, aliasing occurs. So, an anti-aliasing filter is necessary to suppress aliasing before down-sampling the data. Since the anti-aliasing filter has to have a sharp transition band between the passband and the stopband, the order of the filter is very high. However, as the order of the filter increases, the complexity and area of the filter increase, and more power is consumed. Therefore, in this paper, we propose two types of decimation filters, focusing on reducing the area of the hardware. In both cases, the complexity of the circuit is reduced by applying the required down-sampling rate in two times instead of at once. In addition, CIC decimation filters without a multiplier are used as the decimation filter of the first stage. The second stage is implemented using a CIC filter and a down sampler with an anti-aliasing filter, respectively. It is designed with Verilog-HDL and its function and implementation are validated using ModelSim and Quartus, respectively.

• 전기학회논문지
• /
• 제62권2호
• /
• pp.264-269
• /
• 2013

In this paper, low-power heart beat detection algorithm and structure is proposed. The proposed detection algorithm utilizes filter banks to display a specific beat per minute(BPM) from the heart beat signals. Since general filter banks need a lot of computation to calculate a BPM, we propose the filter banks structure using modified CIC(Cascaded Integrator Comb) filters. It is shown that the proposed modified CIC filter banks algorithm can display the BPM from the heart beat signals precisely and efficiently.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2015년도 추계학술대회
• /
• pp.405-408
• /
• 2015

오버샘플링 방식을 기본으로 하는 시그마-델타 ADC는 고해상도를 구현할 수 있는 반면 고속 동작 시에는 높은 Signal to Noise and Distortion Ratio (SNDR) 성능을 달성하기 어려운 특성이 있다. 특히 데시메이션 필터의 특성에 따른 고속 ADC의 SNDR의 저하가 크다. 본 논문에서는 고속 동작 시에도 시그마-델타 ADC의 높은 SNDR 제공을 위한 데시메이션 필터의 설계 및 구현을 보인다. 이 데시메이션 필터는 넓은 입력 신호 주파수 대역 내에서 신호의 크기 왜곡을 최소화하기 위해 IIR filter 종류의 Butterworth filter 구조로 구성 하였다. 성능을 검증하기 위해 1-bit, 3차, OSR=64인 시그마-델타 모듈레이터를 포함한 시스마-델타 ADC에 제안된 데시메이션 필터를 적용하여 실험을 하였다. 시뮬레이션 실험을 통해 기존에 널리 쓰이던 CIC(cascaded integrator-comb) 방식의 데시메이션 필터 대비 제안된 Butterworth 구조의 데시메이션 필터가 매우 낮은 통과대역 왜곡을 가지며 따라서 높은 SNDR을 제공한다는 결과를 보인다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2007년도 하계종합학술대회 논문집
• /
• pp.75-76
• /
• 2007

이 논문에서는 IS-95와 WCDMA의 Multi-mode로 동작하는 Multi-mode용 저전력 DDC filter 구조를 제안한다. 기존의 DDC구조의 경우 CIC의 통과대역 특성을 향상시켜 주지만, 저지대역의 감쇠특성은 오히려 나빠지는 문제점을 안고 있었다. 제안된 구조는 CIC 데시메이션 필터의 통과대역 특성은 더욱 향상시켜주며, 저지대역의 감쇠특성도 같이 향상시키는 특징을 가진다. 또한 제안된 절터는 각 필터의 면적을 감소시키기 위해 IS-95와 WCDMA의 각각의 모드에 대해 한 개의 필터를 설계한 후 각 모드에 따라 필터 탭 수를 달리하여 동작하는 Multi-mode의 저전력 구조로 구현하였다.

• 한국컴퓨터정보학회논문지
• /
• 제17권2호
• /
• pp.113-118
• /
• 2012

본 연구에서는 IEEE 802.11 OFDM 수신기에 적용하기 위한 DDC(Digital Down Converter) 설계 방법에 대하여 연구하였다. 상용화 칩으로는 구현이 어려운 WiFi 응용서비스의 요구사항을 만족하기 위해서는 적절한 수신기 개발이 필요하다. OFDM 수신기에서 DDC는 AD 컨버터로부터 업 샘플링된 I/Q(Inphase/Quadrature) 신호를 수신하여 decimation을 위한 신호를 만들기 위해 CIC(Cascaded Integrator Comb) 필터블럭을 거쳐 다운 샘플링한 후 다시 이 신호를 보정하기 위한 FIR(Finite Impulse Response) 필터를 거쳐 출력하는 구조이다. 본 연구에서는 WLAN 규격에 적합한 DDC의 구조 및 설계방법 그리고 설계된 결과물의 시뮬레이션 결과에 대하여 분석하였다.