• 한국통신학회논문지
• /
• 제31권10A호
• /
• pp.996-1002
• /
• 2006

USB(Universal Serial Bus)는 최근 컴퓨터시스템에서 가장 인기 있는 인터페이스 중의 하나인데 이를 보다 확대하여 사용 시 즉, 다수의 디바이스들이 서로 연결되는 댁내망을 구성할 때는 버스대역을 시분할 다중화(TDM, Time Division Multiplexing) 방식으로 사용하는 USB의 특징상 버스대역의 병목현상을 초래하게 되는 데 이러한 상황을 보다 효율적으로 대처할 수 있는 버스 대역 사용방안을 제안한다.

• 대한토목학회논문집
• /
• 제28권6D호
• /
• pp.791-799
• /
• 2008

이용자들에게 이용성과 효용성이 높은 버스정보시스템 구축을 위해서는 이용자들이 원하는 정보종류와 이용수요를 파악하는 것이 필요하므로, 본 연구에서는 핸드폰 등에 버스정보를 제공했을 경우의 버스정보에 대한 선호도분석 및 이용수요를 예측하는 것을 목적으로 하였다. 본 연구에서 얻어진 성과는 첫째, 컨조인트 분석에 의한 버스정보의 선호도 분석을 통하여 개별 속성 수준들에 대한 중요도, 부분효용 변화치의 가치를 평가할 수 있었다. 둘째, 이항 로짓 모형에 의한 버스정보 이용수요예측 모형을 구축하여 이용자의 이용여부에 영향을 미치는 요인들과 이용률을 파악할 수 있었다. 셋째, 순서형 프로빗 모형을 사용하여 버스정보 잠재 이용자를 대상으로 통화당 지불방식이나 월별 정액제의 지불방식별로 이용행태모형을 구축을 통하여, 이용료 지불방식별로 통화횟수, 민감도 분석을 통하여 이용료에 대한 단위 탄력점을 분석하고, 적정 이용료와 이용확률을 분석하였다. 본 연구는 이용자들의 정보에 대한 선호도 분석, 다양한 요구사항을 반영한 이용수요 예측과 적정 이용료 산정이 가능하므로, 향후 효율적인 버스정보정책과 버스정보 이용률을 제고시킬 수 있는 근거로 활용할 수 있을 것이다.

• 디자인학연구
• /
• 제19권4호
• /
• pp.61-70
• /
• 2006

현대사회는 디지털 정보통신 기술을 통해 물리적 장소와 시간을 넘는 동시적이고 가상적인 소통환경을 이루어 사회 각 분야의 기능과 역할이 통합 다중적인 구조로 변하고 있다. 도시의 교통체계 또한 디지털 정보통신 기술을 활용하여 도시교통문제를 해결하고 인간과의 상호소통을 통한 편의서비스를 제공하기 위해 지능화되어 가고 있다. 도시의 대표적인 대중교통 수단인 버스는 지하철 및 전철 등의 타 대중교통 수단과 급증하는 자가용 승용차 위주의 교통 환경 발달로 인해 버스업체의 경영부진과 버스교통 서비스의 질적 수준 저하, 버스교통 이용률 저하의 악순환을 되풀이 하고 있다. 이러한 문제점을 인식한 국 내외의 많은 도시들은 지능화된 교통체계를 통해 버스의 이용활성화를 높이고 서비스 질적 향상을 도모하기 위하여 버스정보시스템(BIS)의 도입을 본격적으로 추진하고 있다. 이러한 버스정보시스템(BIS)이라는 새로운 정보체계가 시내버스 정류장에 구축됨에 따라 기존 버스정류장 정보체계의 변화와 문제점이 야기되고 있으며, 이의 해결을 위한 새로운 버스정류장 구성 체계와 디자인 방안이 요구되고 있다. 이에 본 연구에서는 부산시를 대상으로 버스정류장에서의 정보체계 문제점과 BIS 구성 체계 문제점을 살피고 이를 개선한 효과적인 BIS 구성 체계 방향을 제시하기 위하여 다음과 같은 연구과정으로 진행하였다. 먼저, 버스정류장과 버스정보시스템(BIS)에 관한 이론적 문헌 고찰을 하고 국 내외 BIS사례를 통해 BIS의 디자인 동향을 고찰한다. 다음으로, 부산시의 버스정류장을 대상으로 정보체계 관련 문제점을 살피고, 버스정보시스템(BIS) 현황 및 관련 문제점 조사를 위해 설문조사를 시행한다. 마지막으로, 이상의 문제점조사를 통해 얻은 기초자료들을 바탕으로 향후 부산시에 확대 구축될 버스정보시스템(BIS)을 적용한 버스정류장의 효과적인 BIS 구성 체계 방안 및 디자인 접근방향을 제시하고자 한다.

• 한국정보처리학회논문지
• /
• 제5권9호
• /
• pp.2369-2377
• /
• 1998

고장 시뮬레이터는 생성된 검사패턴의 품질을 평가하기 위하여 사용된다. 지금까지 발표된 대부분의 고장 시뮬레이터는 버스구조를 갖는 회로를 취급하지 않고 있다. 버스구조를 갖는 회로는 검사패턴에 따라 버스충돌을 일으킬 수 있다. 이 논문에서는 버스구조를 갖는 회로에 검사패턴을 적용할 때 발생 가능한 모든 버스충돌을 분석하여 여러 유형으로 분류하고 버스충돌을 확인하는 효율적인 방법을 제안하였다. 제안된 버스충돌 확인 방법을 사용한 고장 시뮬레이터는 주어진 검사패턴의 품질을 평가함과 동시에 버스충돌을 일으키는 검사패턴의사용을 경고하여 버스충돌에 의한 버스구동기의 파괴를 막을 수 있다. 이러한 기능을 검사패턴 생성기와 연계하여 사용하면 버스충돌을 일으키지 않는 검사패턴을 생성할 수도 있다.

• 한국통신학회논문지
• /
• 제18권2호
• /
• pp.288-299
• /
• 1993

본 논문은 단일 버스를 사용한 밀결합 다중프로세서 시스템에서 데이타 전송량을 극대화하기 위해 파이프라인 전송 기능을 가지는 버스 프로토콜를 제안한다. 이 버스는 어드레스와 데이타의 전송을 위해 독립적인 전송 통로와 블록 전송기능을 두고, 최애 264 Mbytes/sec 데이타의 전송 능력을 가진다. 이버스를 기반으로 각각의 프로세서 보드의 내부에 캐쉬를 포함한 다중프로세서 시스템을 모델링하고, 시뮬레이션를 통해 캐쉬의 메모리의 참조율 변화에 따른 버스의 성능 및 시스템의 성능을 평가한다. 본 버스를 이용할 경우 10개 까지의 프로세서 보드가 버스에 장착되어도 버스가 포화되지 않고, 4개 까지의 메모리의 인디리빙에 대하여 성능이 선형적으로 증가함을 알 수 있다.

• 한국정보통신학회논문지
• /
• 제10권6호
• /
• pp.1045-1054
• /
• 2006

본 논문에서는 MIL-STD-1553 data bus 네트워크의 다중화를 위한 버스 인터페이스 모듈의 설계에 관하여 기술하였다. 일반적으로 MIL-STD-1553 네트워크는 단일 레벨의 버스 토플로지를 사용하지만 응용 시스템의 구조에 따라 데이터 버스의 다중화가 요구된다. 버스의 다중화를 위해서는 마이크로 프로세서가 사용되며, 시스템의 하드웨어와 소프트웨어의 추가 기능이 요구된다. 설계된 인터페이스 모듈은 마이크로 프로세서의 사용 없이 통신용 트랜시버와 간단한 전자회로로 구성되어 있다. 하드웨어 테스트 및 소프트웨어 시뮬레이션 통하여 설계 제작된 모듈의 성능을 검증하였다.

• 한국ITS학회:학술대회논문집
• /
• 한국ITS학회 2008년도 제7회 추계학술대회 및 정기총회
• /
• pp.500-507
• /
• 2008

• 한국BIM학회 논문집
• /
• 제8권3호
• /
• pp.12-19
• /
• 2018

The research aims to find implications of machine learning and urban big data as a way to construct the flexible transportation network system of smart city by responding the urban context changes. This research deals with a problem that existing a bus headway model is difficult to respond urban situations in real-time. Therefore, utilizing the urban big data and machine learning prototyping tool in weathers, traffics, and bus statues, this research presents a flexible headway model to predict bus delay and analyze the result. The prototyping model is composed by real-time data of buses. The data is gathered through public data portals and real time Application Program Interface (API) by the government. These data are fundamental resources to organize interval pattern models of bus operations as traffic environment factors (road speeds, station conditions, weathers, and bus information of operating in real-time). The prototyping model is implemented by the machine learning tool (RapidMiner Studio) and conducted several tests for bus delays prediction according to specific circumstances. As a result, possibilities of transportation system are discussed for promoting the urban efficiency and the citizens' convenience by responding to urban conditions.

• 반도체디스플레이기술학회지
• /
• 제22권2호
• /
• pp.24-29
• /
• 2023

In this paper, we propose a real-time bus arrival notification system using deep learning to guarantee movement rights for the visually impaired. In modern society, by using location information of public transportation, users can quickly obtain information about public transportation and use public transportation easily. However, since the existing public transportation information system is a visual system, the visually impaired cannot use it. In Korea, various laws have been amended since the 'Act on the Promotion of Transportation for the Vulnerable' was enacted in June 2012 as the Act on the Movement Rights of the Blind, but the visually impaired are experiencing inconvenience in using public transportation. In particular, from the standpoint of the visually impaired, it is impossible to determine whether the bus is coming soon, is coming now, or has already arrived with the current system. In this paper, we use deep learning technology to learn bus numbers and identify upcoming bus numbers. Finally, we propose a method to notify the visually impaired by voice that the bus is coming by using TTS technology.

• 한국정보통신학회논문지
• /
• 제14권3호
• /
• pp.684-690
• /
• 2010

기존에 사용되는 대부분의 SoC는 공유버스 구조를 가지고 있어, 병목현상이 발생하는 문제점을 가지고 있다. 이러한 문제점은 SoC의 내부의 IP 수가 많을수록, 전체적인 SoC의 성능을 저하시키게 되어, CPU 자체의 속도보다는 전체적인 통신 분배에 의해 SoC의 성능이 좌우 된다. 본 논문에서는 공유버스의 단점인 병목현상을 줄이고 SoC의 성능을 향상시키기 위해 크로스바 스위치버스 구조를 제안한다. 크로스바 스위치 버스는 마스터 모률 8개, 슬레이브 모듈 16개까지 연결이 가능하며, 다중 버스 채널구조로 되어 있어 병렬통신이 가능하다. 또한 각 16개의 슬레이브 인터페이스마다 우선순위 정보가 저장된 아비터가 내장되어 하나의 마스터가 슬레이브를 독점하는 것을 방지하는 것과 동시에 효율적인 통신을 지원한다. OpenRISC 프로세서, VGA/LCD 제어기, AC97 제어기, 디버그 인터페이스, 메모리 인터페이스로 구성되는 SoC 플랫폼의 WISHBONE 온칩 공유버스 구조와 크로스바 스위치 버스구조의 성능을 비교한 결과, 기존의 공유버스보다 26.58%의 성능이 향상되었다.