• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 하계종합학술대회논문집
• /
• pp.811-814
• /
• 1998

REcent research about current testing($\textrm{I}_{DDQ}$ testing) has been emphasizing that $\textrm{I}_{DDQ}$ testing in addition to the logical voltage testing is necessary to increase the fault coverage. The $\textrm{I}_{DDQ}$. testing can detect physical faults other than the classical stuck-at type fault, which affect reliability. One of the most critical issues in the $\textrm{I}_{DDQ}$ testing is to insert a built-in current sensor (BICS) that can detect abnormal static currents from the power supply or to the ground. This paper presents a new BICS for internal current testing for large CMOS logic circuits. The proposed BICS uses a single phase clock to minimize the hardware overhead. It detects faulty current flowing and converts it into a corresponding logic voltage level to make converts it into a corresponding logic voltage level to make it possible to use the conventional voltage testing techniqeus. By using current mirroring technique, the proposed BICS can work at very high speed. Because the proposed BICS almost does not affects normal operation of CUT(circuit under test), it can be used to a very large circuit without circuit partitioning. By altenating the operational modes, a circuit can be $\textrm{I}_{DDQ}$-tested as a kind of self-testing fashion by using the proposed BICS.

• Journal of information and communication convergence engineering
• /
• 제11권1호
• /
• pp.56-61
• /
• 2013

Modern integrated circuits (ICs) are becoming an integrated parts of analog, digital, and radio frequency (RF) circuits. Testing these RF circuits on a chip is an important task, not only for fabrication quality control but also for tuning RF circuit elements to fit multi-standard wireless systems. In this paper, RF test circuits suitable for embedded testing are introduced: RF power detectors, power control circuits, directional couplers, and six-port reflectometers. Various types of embedded RF power detectors are reviewed. The conventional approach and our approach for the RF power control circuits are compared. Also, embedded tunable active directional couplers are presented. Then, six-port reflectometers for embedded RF testing are introduced including a 77-GHz six-port reflectometer circuit in a 130 nm process. This circuit demonstrates successful calibrated reflection coefficient simulation results for 37 well distributed samples in a Smith chart. The details including the theory, calibration, circuit design techniques, and simulations of the 77-GHz six-port reflectometer are presented in this paper.

• 대한전자공학회논문지SD
• /
• 제41권7호
• /
• pp.63-70
• /
• 2004

본 논문에서는 PC 의 스토리지 인터페이스로 사용되는 병렬 ATA를 대체하게 될 새로운 표준인 직렬 ATA 의 링크 층과 물리 층을 설계하였다. 링크층에서는 CRC 생성 및 오류 감지, 스크램블링 회로, 8b/10b 복호화/부호화 회로 및 프리미티브 생성/검파 회로로 구성되었다. 물리 층은 직렬화/병렬화 회로와 전원 초기 인가시의 리셋 발생회로, OOB 신호 발생/검파 회로, 데이터로부터 클록을 복원하는 회로, 스？치 회로 및 임피이던스 조정 회로와 콤마 발생/감지 회로로 설계하였나. 또한 불리 층과 링크층의 동작을 확인하기 위한 테스트 제어 블록과 BIST(Built In Self Test) 블록을 설계하였다. UMC 사의 0.18㎛ 표준 CMOS 공정을 이용하여, 칩으로 제작 후 특성을 검증하였다. 링크 층에서 요구하는 모든 기능 및 특성은 사양을 만족하였고, 물리 층의 출력 전압 및 드라이버 출력 지터, OOB 신호등의 특성도 만족하였다. 데이터 전송 율은 1.5Gbps 속도의 사양목표치에 비해서, 실제 측정된 데이터 전송 속도는 1.28Gbps로 측정되었다. 회로 시뮬레이션에 의한 확인 결과, 레이아웃에서의 배선에 대한 기생 성분의 영향에 의한 것으로 분석되었다.

• 한국정보처리학회논문지
• /
• 제5권6호
• /
• pp.1633-1638
• /
• 1998

ASICDP 내장된 다중 RAM Module의 테스트를 위하여 BIST(Built-In Self Test)기법을 이용한 내장형 다중 RAM Module용 범용 BIST 생성기를 설계하였다. 본 논문에서 제안한 범용 BIST 생성기는 주어진 Embedded RAM 모듈의 사양과 적용되는 테스트 알고리듬에 따라 이에 부합되는 BIST 회로를 VHDL 코드로 자동 생성하는 설계 자동화 도구로서, 각 모듈 단위로 설계되어 회로의 추가 개발 및 재사용이 가능하다. 뿐만 아니라, Serial Interfacing 기법을 사용하여 부가적인 핀 수를 줄였으며, BIST 회로 공유 기법의 도입으로다중 RAM 테스트 시 다양한 사양의 RAM 테스트에 적용이 쉽도록 설계하였다.

• 한국직업건강간호학회지
• /
• 제20권1호
• /
• pp.1-13
• /
• 2011

Purpose: This study was conducted to compare the characteristics of organizational structure and occupational satisfaction among nurses in general hospital and small to medium-sized hospital and to investigate the affecting factors on their occupational satisfaction. Methods: The study was based on the cross-sectional descriptive survey. A self-report questionnaire was used to collect data from 343 nurses between June and July, 2010. Data were analyzed by ${\chi}^2$-test, t-test, ANOVA, Scheffe's test, Pearson's correlation coefficient, and multiple regression using the SPSS/WIN 14.0 program. Results: Hierarchical structure was dominant in general hospital whereas relationship was highly valued in small to medium-sized hospital. Occupational satisfaction was positively correlated with work environment built on relationship, innovation and tasks. Factors significantly influencing on occupational satisfaction in general hospital included innovative work environment, nurses' income and their health status ($R^2$=40.3%). For the small to medium-sized hospital, they included innovative work environment, satisfaction in life, tasks and professionalism ($R^2$=40.4%). Conclusion: Organizational structure, especially innovative work environment and relationship-oriented attitude had a significant influence on nurses' occupational satisfaction. Therefore, nursing administrators have to develop and consider organizational structure to improve occupational satisfaction.

• 대한전자공학회논문지SD
• /
• 제43권6호
• /
• pp.30-37
• /
• 2006

본 논문은 테스트 수행 중 발생하는 전력 소모를 줄이기 위한 변경된 스캔 셀 구조를 제안하고 있다. 이는 스캔 이동 중에 조합 회로 부분에서 발생하는 천이를 억제할 뿐 아니라 동시에 스캔 체인 내에서 발생하는 천이도 감소시킨다. 뿐만 아니라 캡쳐 싸이클에서 발생하는 천이 또한 제한시킨다. 제안하는 방식은 test-per-scan BIST 구조에 적합하고 싱글 스캔 구조 뿐 아니라 멀티 스캔 구조에도 적응 가능하다. 실험 결과는 제안하는 방법이 기존의 방법들과 비슷한 수준의 고장 검출율을 가지면서 보다 적은 전력을 소모한다는 것을 보여준다.

• The Journal of Advanced Prosthodontics
• /
• 제5권4호
• /
• pp.479-484
• /
• 2013

PURPOSE. The aim of this study was to evaluate the effects of additional acid etching and curing mechanism (light-curing or self-curing) of a composite resin on the dentin bond strength and compatibility of one-step self-etching adhesives. MATERIALS AND METHODS. Sixteen human permanent molars were randomly divided into eight groups according to the adhesives used (All-Bond Universal: ABU, Clearfil S3 Bond: CS3), additional acid etching (additional acid etching performed: EO, no additional acid etching performed: EX), and composite resins (Filtek Z-250: Z250, Clearfil FII New Bond: CFNB). Group 1: ABU-EO-Z250, Group 2: ABU-EO-CFNB, Group 3: ABU-EX-Z250, Group 4: ABU-EX-CFNB, Group 5: CS3-EO-Z250, Group 6: CS3-EO-CFNB, Group 7: CS3-EX-Z250, Group 8: CS3-EX-CFNB. After bonding procedures, composite resins were built up on dentin surfaces. After 24-hour water storage, the teeth were sectioned to make 10 specimens for each group. The microtensile bond strength test was performed using a microtensile testing machine. The failure mode of the fractured specimens was examined by means of an optical microscope at ${\times}20$ magnification. The data was analyzed using a one-way ANOVA and Scheffe's post-hoc test (${\alpha}$=.05). RESULTS. Additional etching groups showed significantly higher values than the no additional etching group when using All-Bond Universal. The light-cured composite resin groups showed significantly higher values than the self-cured composite resin groups in the Clearfil S3 Bond. CONCLUSION. The additional acid etching is beneficial for the dentin bond strength when using low acidic one-step self-etch adhesives, and low acidic one-step self-etch adhesives are compatible with self-cured composite resin. The acidity of the one-step self-etch adhesives is an influencing factor in terms of the dentin bonding strength and incompatibility with a self-cured composite resin.

• 한국정보과학회논문지:시스템및이론
• /
• 제35권6호
• /
• pp.284-292
• /
• 2008

메모리 기술이 발달함에 따라 메모리의 집적도가 증가하게 되었고, 그에 따라 구성요소들의 크기가 작아지게 되고, 고장의 감응성이 증가하게 되어, 테스트는 더욱 복잡하게 된다. 또한, 칩 하나에 포함되어 있는 저장요소가 늘어남에 따라 테스트 시간도 증가하게 된다. SoC 기술의 발달로 대용량의 내장 메모리를 통합할 수 있게 되었지만, 테스트 과정은 복잡하게 되어 외부 테스트 환경에서는 내장 메모리를 테스트하기 어렵게 되었다. 본 논문은 ARM 프로세서 기반의 SoC 환경에서의 임베디드 메모리를 테스트할 수 있는 프로그램 가능한 메모리 내장 자체 테스트를 제안한다.

• 대한전자공학회논문지SD
• /
• 제39권8호
• /
• pp.24-33
• /
• 2002

혼성 신호 회로의 설계에 있어 저비용의 고효율 테스트 효율을 보장하기 위해 테스트의 노력은 계속되어 왔다. 특히 테스트를 고려한 BIST(built-in-self-test)설계 방법으로 발전해가고 있는 추세인데, 회로상에서 전체적인 테스트 용이도와 분석에 있어 보다 향상된 방법으로 접근할 수 있고 이러한 시스템에 대해 분석하는데 수월하게 할 수도 있다. 이 논문에서는 효과적인 테스트를 위한 방법을 위해 DC전압과 전압 위상에 대한 BIST를 구현하는 것을 제안하였다. 즉 정상적인 회로와 고장회로에서의 동작에서 전압과 위상의 차이를 검출하는 회로를 하드웨어상으로 구성함으로써 비용과 시간 등을 효과적으로 줄이는 방법을 제안하였다. 실험 결과에서는 기존의 BIST와 비교하여 향상된 것을 나타낸다.

• 대한전자공학회논문지SD
• /
• 제39권7호
• /
• pp.74-80
• /
• 2002

SOC와 같은 VLSI 집적 회로는 기능적 이유 등으로 인해 다중 클락의 설계 기법을 필요로 한다. 테스트시 클락 오더링과 같은 문제의 효과적이지 못한 대응으로 인해 클락 도메인간의 전이에서 많은 오류들이 발생한다. 본 논문은 다중 클락 시스템에서의 새로운 자체 테스크 기법을 제시한다. 클락 스큐의 문제는 다중캡처의 동작으로 제거하며, 다른 클락 도메인간 혹은 같은 클락 도메인간의 테스트 모두를 동작속도에서 가능하게 한다.