• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제51권9호
• /
• pp.417-422
• /
• 2002

ZnO thin films were deposited on various substrates, such as Si-(111), SiO$_2$(5000 $\AA$ by thermal CVD)/Si-(100), and SiO$_2$(2000 $\AA$ by RF sputtering)/Si-(100). The (002)-orientation, surface morphology and roughness, and electrical resistivity of deposited films were measured and compared in terms of substrate. Surface acoustic wave(SAW) filters with a multilayered configuration of IDT/ZnO/SiO$_2$/Si were also fabricated and the IDT was obtained using a lift-off method. From the frequency-response characteristics of fabricated devices, the insertion loss and side-lobe rejection were estimated. The experimental results showed that the (002)-oriented growth nature of ZnO films, which played a crucial role of determining the characteristic of SAW device, was strong1y dependent upon the SiO$_2$buffer.

• 한국산학기술학회논문지
• /
• 제20권9호
• /
• pp.198-203
• /
• 2019

본 논문에서는 모든 지식산업분야에서 기록 및 발췌된 자료들을 모아 보관이 용이하도록 도서 제본을 목적으로 하는 최적의 모터 제어 및 겉표지 자동 투입 기능을 적용한 접착식 무선 제본기를 설계하고자 한다. 접착식 무선 제본기의 소음 개선을 위해 기기의 동력을 기존 컴프레셔 방식에서 AC 인덕션 모터 제어 방식으로 변경하였으며 작업 속도향상을 위해 겉표지 자동 투입 기능을 적용하였다. 또한, 모터 제어 시 가장 큰 문제점인 모터의 정 역회전 중에 발생하는 급제동과 급가속 반복으로 인한 모터 및 감속기 파손 현상을 방지하기 위해 완충식 공간 위치 제어 시스템을 구현하여 모터의 안정적 동작과 내구성을 보장하였다. 이 외에도 제본기 간소화를 위해 복잡한 내부 구조를 단순화하고 부피와 무게를 감소시켰다. 따라서, 본 기기 설계 후 실험값을 측정 한 결과 소음은 기존 135dB에서 71.7dB로 약 57% 감소되었으며 작업 시간은 기존 18sec에서 9.58sec로 약 57% 단축되었다. 그리고 겉표지 자동 투입구는 1회 공급 시 최대 130매까지 공급이 가능하도록 설계하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.235-235
• /
• 2009

This paper describes the influence of a polycrystalline (poly) 3C-SiC buffer layer on the surface acoustic wave (SAW) properties of poly aluminum nitride (AlN) thin films by comparing the center frequency, insertion loss, the electromechanical coupling coefficient ($k^2$), andthetemperaturecoefficientoffrequency(TCF) of an IDT/AlN/3C-SiC structure with those of an IDT/AlN/Si structure, The poly-AlN thin films with an (0002)-preferred orientation were deposited on a silicon (Si) substrate using a pulsed reactive magnetron sputtering system. Results show that the insertion loss (21.92 dB) and TCF (-18 ppm/$^{\circ}C$) of the IDT/AlN/3C-SiC structure were improved by a closely matched coefficient of thermal expansion (CTE) and small lattice mismatch (1 %) between the AlN and 3C-SiC. However, a drawback is that the $k^2(0.79%)$ and SAW velocity(5020m/s) of the AlN/3C-SiC SAW device were reduced by appearing in some non-(0002)AlN planes such as the (10 $\bar{1}$ 2) and (10 $\bar{1}$ 3) AlN planes in the AlN/SiC film. Although disadvantages were shown to exist, the use of the AlN/3C-SiC structure for SAW applications at high temperatures is possible. The characteristics of the AlN thin films were also evaluated using FT-IR spectra, XRD, and AFM images.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권10호
• /
• pp.1275-1283
• /
• 1999

본 논문은 CMOS 디지털 회로에서의 전력 소모의 주원인인 신호의 천이중에서 회로의 동작에 직접적인 영향을 미치지 않는 불필요한 신호의 천이인 글리치를 줄이기 위한 효율적인 알고리즘을 제시한다. 제안된 알고리즘은 회로의 지연 증가 없이 게이트 사이징과 버퍼 삽입에 의해 경로 균등(path balancing)을 이룸으로써 글리치를 감소시킨다. 경로 균등화를 위하여 먼저 게이트 사이징을 통해 글리치의 감소와 동시에, 게이트 크기의 최적화를 통해 회로 전체의 캐패시턴스까지 줄일 수 있으며, 게이트 사이징 만으로 경로 균등화가 이루어지지 않을 경우 버퍼 삽입으로 경로 균등화를 이루게 된다. 버퍼 자체에 의한 전력 소모 증가보다 글리치 감소에 의한 전력 감소가 큰 버퍼를 선택하여 삽입한다. 이때 버퍼 삽입에 의한 전력 감소는 다른 버퍼의 삽입 상태에 따라 크게 달라질 수 있어 ILP (Integer Linear Program)를 이용하여 적은 버퍼 삽입으로 전력 감소를 최대화 할 수 있는 저전력 설계 시스템을 구현하였다. 제안된 알고리즘은 LGSynth91 벤치마크 회로에 대한 테스트 결과 회로의 지연 증가 없이 평균적으로 30.4%의 전력 감소를 얻을 수 있었다.Abstract This paper presents an efficient algorithm for reducing glitches caused by spurious transitions in CMOS logic circuits. The proposed algorithm reduces glitches by achieving path balancing through gate sizing and buffer insertion. The gate sizing technique reduces not only glitches but also effective capacitance in the circuit. In the proposed algorithm, the buffers are inserted between the gates where power reduction achieved by glitch reduction is larger than the additional power consumed by the inserted buffers. To determine the location of buffer insertion, ILP (Integer Linear Program) has been employed in the proposed system. The proposed algorithm has been tested on LGSynth91 benchmark circuits. Experimental results show an average of 30.4% power reduction.

• 한국식물병리학회지
• /
• 제10권1호
• /
• pp.39-46
• /
• 1994

Pseudomonas fluorescens Biovar III strains S-2 antagonistic to Rhizoctonia solani was subjected to Tn5 mutagenesis by the transposon vector pGS9. Ampicillin and kanamycin resistant (Ampr, Kmr) transconjugants were recovered at a frequency of 1.3$\times$10-7 per initial recipient cell, when recipient cells were washed twice in TE buffer before conjugation. Of the ca. 3000 transconjugants, a frequency of noninhibitory (Inh-), nonfluorescent (Flu-) and auxotorphic (Pro-) mutants were 0.27%, 0.47% and 0.40%, respectively. In these mutants, all Inh- mutants showed the same colony morphology as wild type, whereas all Flu- and Pro- mutants inhibited the growth of R. solani. These mutants were also susceptible to chloramphenicol, indicating only the Tn5 element, except for parts of pGS9, was integrated into the recipient genome. In a Southern blot analysis, the Tn5 element inserted into one site on the chromosome for each of the chosen mutants. However, Tn5 insertion sites of Inh-, and Pro- mutants were differed in each other. These indicate that the genes essential for R. solani inhibition, fluorescent production and auxotrophic are chromosomally located, but not linked to each other.

• 한국통신학회논문지
• /
• 제27권7C호
• /
• pp.641-652
• /
• 2002

본 논문에서는 대용량의 데이터를 처리하기 위한 시간분할 및 파장분할 방식을 혼합한 구조를 갖는 대용량 광 교환기 ESCIMONET(Easily SCalable Interconnected Multiwavelength Optical NETwork)의 구조 및 동작과 특징에 대해 소개하였다. ESCIMONET은 n 개의 파장만을 이용하여 n$^3$의 가입자를 수용할 수 있어 스위칭 용량의 효율성이 매우 뛰어난 시스템이며, 시스템 손실 또한 기존의 구조에 비해 적어 손실 보상을 위해 삽입하는 광 증폭기의 개수를 최소화 할 수 있다. 또한 본 논문에서는 ESCIMONET에서 사용된 버퍼의 처리율(Throughput)을 분석하여 전체 스위칭 시스템의 처리율을 분석하였고, 버퍼의 평균 대기 시간을 계산하여 광 교환기 ESCIMONET의 성능을 평가하였다.

• 한국전자파학회논문지
• /
• 제11권5호
• /
• pp.782-787
• /
• 2000

광대역 고출력 SP3T MMIC GaAs PIN 다이오드 스위치를 설계, 제작하고 특성을 측정하였다. 전력단속능력을 개선시키기 위하여 다이오드의 버퍼층을 저온 버퍼와 초격자 버퍼로 이루어진 2층 구조로 설계하였다. 개발된 다이오드의 항복전압은 65V이고 순방향 정압강하는 1.3V 이었다. MMIC 스위치는 마이크로스트립 라인형으로 구현되었고 인덕턴스가 낮은 via hole 공정을 이용하여 신호를 접지하였다. 평면형 구조보다 더 낮은 기생성분과 진성영역에서 고품질을 갖는 수직형 에피텍셜 PIN 구조를 사용하여 우수한 마이크로파 성능을 얻었다. 제작된 SP3T 스위치의 고출력 특성은 14.5GHz CW에서 입력전력을 8dBm부터 32dBM 까지 증가시킬 때 삽입손실은 0.6dB보다 작은, 분리도는 50dB보다 크게 측정되었다.

• 대한금속재료학회지
• /
• 제49권10호
• /
• pp.811-817
• /
• 2011

In this study, we have investigated the role of a metal oxide hole injection layer (HIL) between an Indium Tin Oxide (ITO) electrode and an organic hole transporting layer (HTL) in organic light emitting diodes (OLEDs). Nickel Oxide films were deposited at different deposition times of 0 to 60 seconds, thus leading to a thickness from 0 to 15 nm on ITO/glass substrates. To study the influence of NiO film thickness on the properties of OLEDs, the relationships between NiO/ITO morphology and surface properties have been studied by UV-visible spectroscopy measurements and AFM microscopy. The dependences of the I-V-L properties on the thickness of the NiO layers were examined. Comparing these with devices without an NiO buffer layer, turn-on voltage and luminance have been obviously improved by using the NiO buffer layer with a thickness smaller than 10 nm in OLEDs. Moreover, the efficiency of the device ITO/NiO (< 5 nm)/NPB/$Alq_3$/ LiF/Al has increased two times at the same operation voltage (8V). Insertion of a thin NiO layer between the ITO and HTL enhances the hole injection, which can increase the device efficiency and decrease the turn-on voltage, while also decreasing the interface roughness.

• 한국초전도저온공학회:학술대회논문집
• /
• 한국초전도저온공학회 2002년도 학술대회 논문집
• /
• pp.159-162
• /
• 2002

The eleventh-order coupled line lowpass filter(LPF) was designed to suppress harmonics and spurious signals. The microstrip type LPF was fabricated using a high-$T_{c}$ superconductor(HTS) $YBa_{2}$$Cu_{3}$$O_{7-x}$(YBCO) thin film with the $CeO_{2}$ buffer layer which was deposited on the sapphire ($Al_{2}O_{3}$) substrate of 30 x 30 $mm^{2}$. The coupled-line type LPF was designed for 1.2 GHz of cutoff frequency with 0.01 dB of ripple level at passband. The fabricated HTS LPF shows excellent attenuation characteristics in stopband of 1.2~9.5GHz (7-attenuation poles in the stopband), and shows low insertion loss (0.2 dB) and return loss (17.1 dB) in the pass- band. These measured results match well with those obtained by the EM simulation. This clearly demonstrates that the HTS LPF can suppress harmonics and spurious signals effectively.

• 디지털산업정보학회논문지
• /
• 제5권3호
• /
• pp.69-75
• /
• 2009

In this paper, we proposed CPLD low power algorithm using reduce glitch power consumption. Proposed algorithm generated a feasible cluster by circuit partition considering the CLB condition within CPLD. Glitch removal process using delay buffer insertion method for feasible cluster. Also, glitch removal process using same method between feasible clusters. The proposed method is examined by using benchmarks in SIS, it compared power consumption to a CLB-based CPLD low power technology mapping algorithm for trade-off and a low power circuit design using selective glitch removal method. The experiments results show reduction in the power consumption by 15% comparing with that of and 6% comparing with that of.