• 제목/요약/키워드: Boolean logic

검색결과 88건 처리시간 0.024초

항추가 및 보정을 적용한 대입에 의한 논리식 간략화 (Logic Substitution Using Addition and Revision of Terms)

  • 권오형
    • 한국산학기술학회논문지
    • /
    • 제18권8호
    • /
    • pp.361-366
    • /
    • 2017
  • 2개 논리식에 대해서 어떤 논리식 F의 일부가 다른 논리식 G 전체를 포함하고 있을 때, 논리식 F의 일부분을 논리식 G로 대치한 식을 대입식이라고 한다. 논리식 사이에 대입 관계가 성립되면 전체 논리식에 사용된 리터럴 개수를 대폭 줄일 수 있는 장점이 있으나, 대입 관계가 성립하지 않는 경우 대입식으로부터 얻을 수 있는 간략화 효과가 없게 되어 상대적으로 리터럴 개수를 줄이는 효과가 줄어들게 된다. 지금까지의 연구들이 주어진 논리식들 자체에 대해서 논리식들 사이의 대입 관계를 찾고, 대입이 가능하면 대입식을 산출하기 위한 방법을 제안하였는데, 본 논문에서는 논리식들 사이에 대입식이 만들어지도록 필요한 항을 추가하고, 다시 추가된 항들에 대한 보정을 통해 대입식을 산출하는 논리합성 방법을 제안한다. 최적화하고자 하는 2개의 논리식들로부터 항추가를 위한 행렬을 만들고, 행렬에서 항이 추가 가능한 묶음 찾고 추가된 항에 대해 보정을 하여 대입식이 완성된다. 실험결과 여러 벤치마크 회로에 대하여 제안한 방법이 기존 합성도구보다 리터럴 개수를 줄일 수 있음을 보였다.

반도체 광증폭기를 이용한 10 Gb/s 전광 AND논리소자 (10 Gb/s all optical AND gate by using semiconductor optical amplifiers)

  • 김재헌;김병채;변영태;전영민;이석;우덕하;김선호
    • 한국광학회지
    • /
    • 제14권2호
    • /
    • pp.166-168
    • /
    • 2003
  • 반도체 광증폭기의 이득포화원리를 이용한 전광 AND논리소자가 10 Gb/s에서 처음으로 구현되었다. 먼저 첫 번째 반도체 광증폭기에 B 신호를 입력시켜 반전된 신호인 Boolean (equation omitted)이 얻어졌다. 이와 같이 반전된 신호는 두 번째 반도체 광증폭기에 A신호와 함께 동시 입력되어 AND논리소자의 특성이 얻어졌다.

단층 입력 구조의 Magnetic-Tunnel-Junction 소자를 이용한 임의의 3비트 논리회로 구현을 위한 자기논리 회로 설계 (Design of 3-bit Arbitrary Logic Circuit based on Single Layer Magnetic-Tunnel-Junction Elements)

  • 이현주;김소정;이승연;이승준;신형순
    • 대한전자공학회논문지SD
    • /
    • 제45권12호
    • /
    • pp.1-7
    • /
    • 2008
  • Magnetic Tunnel Junction (MTJ)는 비휘발성 소자로서 그간 기억소자분야에 국한되어왔으나, 최근 다양한 연구들에 의하여 자기논리 (magneto-logic) 회로에 사용되면서 기존 트랜지스터 기반의 논리연산자를 대체할 수 있는 가능성을 보이고 있으며, 논리회로까지 확장 적용되어 스핀전자공학 분야의 새로운 장을 열 것으로 기대되어지고 있다. 자체 저장 능력을 갖는 MTJ 소자로 구현된 자기논리 회로는 전원이 꺼져도 정보가 그대로 유지되고, 또한, 불 (Boolean) 연산 수행 시 단순한 입력변화만으로 다양한 논리 연산자 구현이 가능한 구조적인 유연성을 보이므로, 물리적으로 완성된 회로 내에서 얼마든지 재구성이 가능한 자기논리 회로를 구현할 수 있다. 본 논문에서는 단순한 조합논리나 순차논리 회로의 동작을 넘어서, 임의의 3비트 논리회로 동작을 모두 수행할 수 있는 자기논리 회로를 제안한다. 이를 위해 3비트 논리회로 중에서 최대의 복잡성을 갖는 논리회로를 MTJ 소자를 사용하여 설계하였고, 그 동작을 이전 논문에서 제안된 바 있는 macro-model을 보완 적용하여 검증하였다. 제안된 회로는 3비트로 구현할 수 있는 가장 복잡한 논리회로의 동작을 수행할 뿐만 아니라, 전류구동회로의 게이트 신호들을 변화시킴으로써 임의의 3비트 논리 회로의 동작을 모두 수행하는 것이 가능하다.

토지이용계획의 용도별 적지분석에 있어서 퍼지이론 및 계층분석과정(AHP)의 활용 - 포항시 첨단연구단지의 사례분석을 중심으로- (The Site Analysis for Land Use Planing using Fuzzy Sets Theory and Analytic Hierarchy Process(AHP) - The Case Study of Technopark Planning in Pohang -)

  • 구자훈;성금영
    • 한국지리정보학회지
    • /
    • 제4권1호
    • /
    • pp.34-46
    • /
    • 2001
  • GIS를 공간의사지원시스템(SDSS)으로 활용하는데 있어서 기존의 단순중첩에 의한 불린(Boolean) 분석기법은 정보의 과도한 손실과 요소간 가중치를 반영하지 못하는 문제점이 있었다. 이 연구의 목적은 토지정보시스템을 활용하면서 퍼지논리와 AHP기법을 활용하여 적지분석에 관한 사례연구를 하고자 하는 것이다. 포항시 테크노파크의 사례분석 결과에 의하면, 기존의 불린분석에 의한 적지 분석에서는 분석항목간의 가중치 차이가 반영되지 못하였고, 주거용도, 상업연구용도, 공원녹지용도의 적지로 8.0~16.1%의 지역을 분석해 내었다. 퍼지논리와 AHP분석을 병행한 경우에는 분석항목의 중요도에 따른 가중치가 적용되었고, 해당 지역의 적합도를 4등분하였을 때에 32.9~37.4%에 이르는 지역을 가장 적합한 지역으로 분석해 내었으며, 다음 차순의 지역에 관한 정보까지 제공받을 수 있었다. 이를 통해서 퍼지논리와 AHP분석을 활용한 방법이 객관적이면서 융통성있는 분석을 할 수 있는 방법임을 확인할 수 있었다.

  • PDF

단층 입력 구조의 Magnetic-Tunnel-Junction 소자용 Macro-Model을 이용한 4비트 그레이 카운터의 설계 (Design of 4-bit Gray Counter Simulated with a Macro-Model for Single-Layer Magnetic-Tunnel-Junction Elements)

  • 이승연;이감영;이현주;이승준;신형순
    • 대한전자공학회논문지SD
    • /
    • 제44권9호
    • /
    • pp.10-17
    • /
    • 2007
  • 기존의 트랜지스터 기반의 논리 연산자를 비휘발성 소자인 MTJ(Magnetic Tunneling Junction)로 대체하는 자기논리(magneto-logic) 회로는 그동안 기억 소자 분야에만 국한되어온 MTJ를 스핀전자공학 분야의 새로운 응용으로 논리 회로까지 확장하여 적용 가능하게 한다. 자기논리 회로는 회로 면적 면에서 우수하고 전원이 꺼져도 정보를 유지할 수 있는 장점을 가지고 있다. 또한, 불(Boolean) 연산을 수행함에 있어서 유연성을 보여, 단순히 입력을 바꾸는 것만으로도 한 MTJ 소자로 모든 논리 연산자를 구현 가능하게 한다. 이로써 물리적으로 완성된 회로 내에서, 재구성 가능한 자기논리 회로를 설계할 수 있다. 본 논문에서는 종래의 다층 입력 구조의 MTJ에 비해, 공정이 간단하고, 보다 유연한 함수 구현 능력을 갖는 단층 입력 구조의 새로운 MTJ 소자를 제안하며, 그 예로, 4비트 그레이 카운터를 설계하여 그 동작을 이전 논문에서 제안된 바 있는 macro-model을 보완 적용하여 검증하였다.

Karnaugh Map 간략화 과정의 학습을 위한 교육용 자바 애플릿의 설계와 해석 (Design and Analysis of Educational Java Applets for Learning Simplification Procedure Using Karnaugh Map)

  • 김동식;정혜경
    • 인터넷정보학회논문지
    • /
    • 제16권3호
    • /
    • pp.33-41
    • /
    • 2015
  • 본 논문에서는 디지털논리회로의 설계에 있어 필수적인 카르노 맵 간략화 과정을 교육용 자바 애플릿의 형태로 구현하였다. 학습자는 구현된 자바 애플릿으로부터 흥미로운 학습을 경험할 수 있으며, 자바 애플릿 설계과정에서 교육공학적인 요소를 단계별로 고려하였기 때문에 학습 효율의 극대화가 가능하다. 학습자는 구현된 자바 애플릿으로부터 디지털 논리회로의 간략화 과정을 마우스로 버튼을 클릭하거나 텍스트를 채워가면서 웹상에서 가상실험을 진행한다. 또한, 간략화 과정에서 발생되는 논리식과 논리회로도는 학습자가 효율적으로 학습할 수 있도록 서로 다른 프레임으로 구성하였으며, 학습자가 구성한 논리회로도가 올바르게 구성되었는지 확인할 수 있도록 하였다. 마지막으로 본 논문에서는 수정된 Quine-McCluskey 간략화 기법에 기초하여 자바 애플릿을 구현하였기 때문에 오프라인 교육의 보조도구로서 사용된다면 학습효율의 향상에 기여할 수 있다는 것을 입증하였다.

Characteristic Graph를 利用한 組合論理回路의 故障診斷

  • 林寅七 = In-Chil Lim;李亮熙
    • 정보과학회지
    • /
    • 제5권1호
    • /
    • pp.42-49
    • /
    • 1987
  • Digital 回路에서의 고장을 검출하기 위해서는 적당한 信號를 入力단자에 加하여 出力端子에서 그 異狀有無를 判別하게 되는데 이때 印加되는 信號 즉 test pattern의 數는 組合論理回路인 경우 入力變數가 n이라 할때 그 최대값은 2n 이 된다. 따라서 入力變數가 증가함에 따라 test pattern의 數는 급격히 증가하게 된다. 고장검출을 용이하게 하기 위해서는 가능한 한 最小의 test가 필요하게 된 다. 이 test pattern을 生成하는 방법에는 pandom test pattern生成法 등의 확율논 적인 方法[9], 一次元經路活性化法[6] Boolean Difference등과 같은 해석적인 방법 [7], D-Algorithm등과 같은 방법[4] 등이 있다. 또 Berger등은 分岐가 존재하지 않을 때, test pattern의 下限値를 정해주었으며 [6], 또 單一故障일 경우의 fault locating test를, 故障表를 사용하지 않고 그래프적인 方法으로 회로구조로 부터 직접 구하였다. [6].

이산사건모델에 기반한 PLC 래더다이어그램 자동합성 (Synthesis of Ladder Diagrams for PLCs Based on Discrete Event Models)

  • 강봉석;조광현
    • 제어로봇시스템학회논문지
    • /
    • 제7권11호
    • /
    • pp.939-943
    • /
    • 2001
  • PLC(programmable Logic Controller)s essential components of modern automation systems encompassing almost every industry. Ladder Diagrams (LD) have been widely used in the design of such PLC since the LD is suitable for the modeling of the sequential control system. However, the synthesis of LD itself mainly depends on the experience of the industrial engineer, which may results in unstructured or inflexible design. Hence, in this paper, we propose a ladder diagram conversion algorithm which systematically produces LDs for PLCs based on discrete event models to enhance the structured and flexible design mechanism.

  • PDF

최적화에 근거한 LAD의 패턴생성 기법 (Optimization-Based Pattern Generation for LAD)

  • 장인용;류홍서
    • 한국경영과학회:학술대회논문집
    • /
    • 한국경영과학회 2005년도 추계학술대회 및 정기총회
    • /
    • pp.409-413
    • /
    • 2005
  • The logical analysis of data(LAD) is an effective Boolean-logic based data mining tool. A critical step in analyzing data by LAD is the pattern generation stage where useful knowledge and hidden structural information in data is discovered in the form of patterns. A conventional method for pattern generation in LAD is based on term enumeration that renders the generation of higher degree patterns practically impossible. In this paper, we present a new optimization-based pattern generation methodology and propose two mathematical programming medels, a mixed 0-1 integer and linear programming(MILP) formulation and a well-studied set covering problem(SCP) formulation for the generation of optimal and heuristic patterns, respectively. With benchmark datasets, we demonstrate the effectiveness of our models by automatically generating with much ease patterns of high complexity that cannot be generated with the conventional approach.

  • PDF

자동화목록 검색시스템의 현황과 표준화 방안 - 부산.울산.경남지역 대학도서관 목록의 분석을 중심으로 - (Survey and Suggestion for Standardization of Online Catalog Retrieval Systems: Focused on the University Library Catalogs in Busan, Ulsan, Gyeongnam District)

  • 도태현
    • 한국도서관정보학회지
    • /
    • 제38권4호
    • /
    • pp.357-376
    • /
    • 2007
  • 이 연구는 부산 울산, 경남 지역 23개 대학도서관의 온라인목록 검색시스템을 분석하였다. 이 도서관 목록들의 검색을 위한 자료 유형 구분, 검색을 위한 접근점, 자료검색의 조건들(검색어 조합방식, 검색어 일치방식, 검색의 상세 수준)은 다양하고 서로 달랐다. 이러한 결과와 그 평가를 토대로 온라인목록 검색시스템의 자료 유형 구분, 접근점 종류, 검색조건 표준화를 위한 방안을 제시하였다.

  • PDF