• 전기전자학회논문지
• /
• 제22권2호
• /
• pp.233-241
• /
• 2018

블록암호 알고리듬 ARIA, AES를 기반으로 GCM (Galois/Counter Mode) 인증암호를 지원하는 암호 프로세서를 경량화 구현하였다. 설계된 암호 프로세서는 블록암호를 위한 128 비트, 256 비트의 두 가지 키 길이와 5가지의 기밀성 운영모드 (ECB, CBC, OFB, CFB, CTR)도 지원한다. 알고리듬 특성을 기반으로 ARIA와 AES를 단일 하드웨어로 통합하여 구현하였으며, CTR 암호연산과 GHASH 연산의 효율적인 동시 처리를 위해 $128{\times}12$ 비트의 부분 병렬 GF (Galois field) 곱셈기를 적용하여 전체적인 성능 최적화를 이루었다. ARIA/AES-GCM 인증암호 프로세서를 FPGA로 구현하여 하드웨어 동작을 확인하였으며, 180 nm CMOS 셀 라이브러리로 합성한 결과 60,800 GE로 구현되었다. 최대 동작 주파수 95 MHz에서 키 길이에 따라 AES 블록암호는 1,105 Mbps와 810 Mbps, ARIA 블록암호는 935 Mbps와 715 Mbps, 그리고 GCM 인증암호는 138~184 Mbps의 성능을 갖는 것으로 평가되었다.

• Journal of Communications and Networks
• /
• 제18권3호
• /
• pp.273-287
• /
• 2016

White-box cryptography presented by Chow et al. is an obfuscation technique for protecting secret keys in software implementations even if an adversary has full access to the implementation of the encryption algorithm and full control over its execution platforms. Despite its practical importance, progress has not been substantial. In fact, it is repeated that as a proposal for a white-box implementation is reported, an attack of lower complexity is soon announced. This is mainly because most cryptanalytic methods target specific implementations, and there is no general attack tool for white-box cryptography. In this paper, we present an analytic toolbox on white-box implementations of the Chow et al.'s style using lookup tables. According to our toolbox, for a substitution-linear transformation cipher on n bits with S-boxes on m bits, the complexity for recovering the $$O\((3n/max(m_Q,m))2^{3max(m_Q,m)}+2min\{(n/m)L^{m+3}2^{2m},\;(n/m)L^32^{3m}+n{\log}L{\cdot}2^{L/2}\}\)$$, where $m_Q$ is the input size of nonlinear encodings,$m_A$ is the minimized block size of linear encodings, and $L=lcm(m_A,m_Q)$. As a result, a white-box implementation in the Chow et al.'s framework has complexity at most $O\(min\{(2^{2m}/m)n^{m+4},\;n{\log}n{\cdot}2^{n/2}\}\)$ which is much less than $2^n$. To overcome this, we introduce an idea that obfuscates two advanced encryption standard (AES)-128 ciphers at once with input/output encoding on 256 bits. To reduce storage, we use a sparse unsplit input encoding. As a result, our white-box AES implementation has up to 110-bit security against our toolbox, close to that of the original cipher. More generally, we may consider a white-box implementation of the t parallel encryption of AES to increase security.

• 정보보호학회논문지
• /
• 제17권2호
• /
• pp.83-92
• /
• 2007

비 연결형 패킷 통신망에 Block Chaining 모드를 사용하여 통신패킷을 암호화하는 암호통신시스템에서 통신패킷의 송수신 순서가 달라지거나 통신패킷이 분실되면 암호 통신 성능 및 효율성이 저하된다. 이를 해결하기 위하여 통신패킷의 송수신 순서에 무관하게 암복호 처리 할 수 있는 고속 패킷통신을 위한 패킷 암호 스킴을 제안하였다. 제안한 패킷 암호 스킴은 키교환할 때 생성한 IV(Initial Vector)와 암호모듈 내부에서 난수로 만든 salt를 이용하여 새로운 IV를 만들고, 이 IV와 공통키를 사용하여 통신패킷별로 암호화한다. 패킷 암호 스킴을 적용하기 위한 패킷 암복호 함수 및 메커니즘을 추가한 확장된 Cryptoki를 제안하여 편리성과 성능을 개선하였다. 제안한 패킷암호 함수의 성능을 비교하기 위하여 암호모듈을 구현하였으며, 시험한 환경에서 패킷 암호 함수를 적용하여 20회 암호화하였을 때 기존 Cryptoki API에 비하여 약 1.5배에서 15.6배 정도의 성능 향상을 가져왔다.

• 정보보호학회논문지
• /
• 제14권4호
• /
• pp.183-194
• /
• 2004

인터넷 이용의 폭발적인 증가와 유무선 통신기술의 발달로 인해 디지털 영상의 교환이 매우 빈번하게 일어나고 있는 현실에서 개인 사생활과 기업 및 기관의 기밀에 관련된 영상에 대한 보안이 매우 중요시 되어가고 있다. 또한 최근 카오스 이론과 암호와의 밀접한 관련성으로 인해 카오스 사상(Map)에 기반 한 새로운 암호기술 개발에 많은 연구가 진행되고 있다. 본 논문에서는 1차원 카오스 사상(Map)인 PLCM(Piecewise Linear Chaotic Map)과 2차원 카오스 사상인 Baker 사상을 이용한 정지영상 암호 시스템을 제안한다. 본 제안 시스템은 1차원 PLCM을 기반으로 한 섭동(Perturbance)기반 카오스 스트림(Stream)암호 기법과 2차원 Baker 사상을 기반으로 한 카오스 블록(Block)암호 기법이 결합된 구조로서 좋은 혼동(Confusion)특성과 확산(Diffusion)특성을 지닌 매우 안전하고 구현이 쉬운 암호시스템이다. 또한 본 논문에서는 실험 결과를 통해 통계적(Statistical) 공격에도 매우 강함을 보여주었다.

• 한국산학기술학회논문지
• /
• 제9권1호
• /
• pp.108-113
• /
• 2008

본 논문에서는 멀티미디어 콘텐츠를 여러개의 블록으로 나누어 끊김이 없는 2중 버퍼 알고리즘을 통해 복호화가 가능하도록 설계하여, 하나의 키가 유출되어도 동영상 전체를 복호화 하지 못하도록 하여 기존의 시스템보다 보안성이 높은 암호화 방법을 제안한다. 또한 시스템간의 상호 인증을 수행할 수 있도록 전자서명과 공개키 알고리즘을 사용하여 콘텐츠 암호화에 사용된 암호화키를 암호화하여 SOAP 메시지를 통해 전송해주는 시스템을 제안한다.

• 전기학회논문지
• /
• 제57권9호
• /
• pp.1652-1659
• /
• 2008

With the increase of huge amount of data in network systems, ultimate high-speed network has become an essential requirement. In such systems, the encryption and decryption process for security becomes a bottle-neck. For this reason, the need of hardware implementation is strongly emphasized. In this study, a mixed inner and outer round pipelining architecture is introduced to achieve high speed performance of ARIA hardware. Multiplexers are used to control the lengths of rounds for 3 types of keys. Merging of encryption module and key initialization module increases the area efficiency. The proposed hardware architecture is implemented on reconfigurable hardware, Xilinx Virtex2-pro. The hardware architecture in this study shows that the area occupied 6437 slices and 128 BRAMs, and it is translated to throughput of 24.6Gbit/s with a maximum clock frequency of 192.9MHz.

• ETRI Journal
• /
• 제43권6호
• /
• pp.1113-1129
• /
• 2021

Lightweight ciphers are increasingly employed in cryptography because of the high demand for secure data transmission in wireless sensor network, embedded devices, and Internet of Things. The PRESENT algorithm as an ultralightweight block cipher provides better solution for secure hardware cryptography with low power consumption and minimum resource. This study generates the key using key rotation and substitution method, which contains key rotation, key switching, and binary-coded decimal-based key generation used in image encryption. The key rotation and substitution-based PRESENT architecture is proposed to increase security level for data stream and randomness in cipher through providing high resistance to attacks. Lookup table is used to design the key scheduling module, thus reducing the area of architecture. Field-programmable gate array (FPGA) performances are evaluated for the proposed and conventional methods. In Virtex 6 device, the proposed key rotation and substitution PRESENT architecture occupied 72 lookup tables, 65 flip flops, and 35 slices which are comparably less to the existing architecture.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.125-128
• /
• 2011

본 논문에서는 한국기술표준원(KATS)과 국제표준화기구(ISO/IEC)에 의해 표준으로 채택된 블록암호 알고리즘 HIGHT의 효율적인 하드웨어를 구현하였다. HIGHT 알고리듬은 USN과 RFID와 같은 유비쿼터스 환경에 적합하도록 개발되었으며, 128 비트 마스터 키를 사용하여 64 비트 평문을 64 비트 암호문으로, 또는 그 역으로 변환한다. 저면적과 저전력 구현을 위해 암호화 및 복호화를 위한 라운드 변환 블록과 키 스케줄러의 하드웨어 자원이 공유되도록 설계 최적화를 하였다. $0.35-{\mu}m$ CMOS 표준 셀 라이브러리를 이용한 합성결과, HIGHT64 코어는 3,226 게이트로 구현되었으며, 80-MHz@2.5-V로 동작하여 150-Mbps의 성능을 갖는 것으로 평가되었다.

• 정보보호학회논문지
• /
• 제21권6호
• /
• pp.35-44
• /
• 2011

블록 암호 PP-1은 다양한 길이의 데이터 블록과 비밀키를 지원하는 SPN구조의 블록 암호이다. 또한, 암호화 과정과 복호화 과정이 동일하도록 설계되어 하드웨어에서 효율적으로 구현 가능하며 오류 탐지 기법을 적용하기에 유리하다. 본 논문에서는 PP-1/64-128에 대한 부정 차분 공격을 소개한다. 본 논문에서 제안하는 공격은 $2^{50.16}$의 선택 평문과 $2^{46.16}$ 바이트 메모리를 이용하여 $2^{50.45}$의 PP-1/64-128의 암호화 연산을 통해 비밀키를 복구한다. 본 논문에서 제안하는 PP-1/64-128에 대한 공격 결과는 현재까지 알려진 공격 결과 중 가장 좋은 결과이다.

• 한국항행학회논문지
• /
• 제24권2호
• /
• pp.134-141
• /
• 2020

원격측정 시스템은 무인기, 위성 발사체 등의 비행체 개발과정에서 비행 데이터 수집과 모니터링을 위해 비행체 내 다양한 신호를 계측하여 지상으로 전송하는 통신시스템이다. 최근 무선통신 기술의 발전으로 비행 데이터의 전송 과정에서 일어날 수 있는 보안 위협에 대응하기 위해 원격측정 시스템의 암호화 기술 적용은 중요해지고 있다. 따라서 본 논문에서는 원격측정 시스템의 암호화 적용을 위해 국가 표준 암호 알고리즘인 ARIA-256의 적용 방법을 제안하고 구현하였다. 블록 오류 확산과 원격측정 프레임의 특성을 고려하여 CTR (counter) 모드를 응용하고, 위성통신 표준화 기구(CCSDS)에서 권장하는 리드솔로몬 코드를 적용할 수 있도록 프레임을 구성하여 암호화하였다. ARIA-256 알고리즘과 암호 프레임은 FPGA(filed programmable gate array)로 구현하였고 시뮬레이션과 하드웨어 검증 시스템을 통해 연속성 있는 프레임의 암호화를 확인하였다.