• 제목/요약/키워드: Binary-coded decimal

검색결과 6건 처리시간 0.019초

Redundant 십진코드를 이용하여 십진 자리간 Carry 전파를 제거한 십진 Adder 설계 (A Design of the Redundant Binary Coded Decimal Adder for the Carry-Free Binary Coded Decimal Addition)

  • 제정민;정태상
    • 대한전기학회논문지:시스템및제어부문D
    • /
    • 제55권11호
    • /
    • pp.491-494
    • /
    • 2006
  • In the adder design, reduction of the delay of the carry propagation or ripple is the most important consideration. Previously, it was introduced that, if a redundant number system is adopted, the carry propagation is completely eliminated, with which addition can be done in a constant time, without regarding to the count of the digits of numbers involved in addition. In this paper, a RBCD(Redundant Binary Coded Decimal) is adopted to code 0 to 11, and an efficient and economic carry-free BCD adder is designed.

QCA를 이용한 효율적인 BCD-3초과 코드 변환기 설계 (Efficient Design of BCD-EXCESS 3 Code Converter Using Quantum-Dot Cellular Automata)

  • 유영원;전준철
    • 한국항행학회논문지
    • /
    • 제17권6호
    • /
    • pp.700-704
    • /
    • 2013
  • 양자 셀룰라 오토마타(QCA)는 CMOS의 기술을 상속받을 차세대 나노 전자 소자 중 하나이다. QCA는 원자규모 및 초저전력화로 이목이 집중되고 있으며 다양한 QCA 회로들이 제안되었다. 십진 출력을 요하는 전자회로와 마이크로프로세서에서 주로 사용되는 이진화 십진법(BCD)은 연산을 위한 변환은 편하지만 데이터 낭비가 심하다. 본 논문에서는 QCA 회로에서 감산 및 반올림에 효과적으로 이용될 수 있는 BCD-3초과 코드를 제안한다. 제안된 구조는 잡음을 최소화하고 공간 및 시간 복잡도를 고려하여 효율적으로 설계되었으며 시뮬레이션을 통해 검증하였다.

고속 십진 가산을 위한 3초과 코드 Carry Lookahead설계 (An Excess-3 Code Carry Lookahead Design for High-Speed Decimal Addition)

  • 최종화;유영갑
    • 전자공학회논문지CI
    • /
    • 제40권5호
    • /
    • pp.241-249
    • /
    • 2003
  • 십진수를 위한 가산기 구현에서 지연시간을 줄일 수 있는 carry lookahead(CLA)을 이용한 십진수 가산 회로 선계를 제안한다. 이자 계산과 같은 십진 소수에 의한 반복계산에서 이진수 체계를 사용하면 절단오차는 누적된다. 이를 방지하기 위하여 BCD 회로 사용은 불가피하다. BCD 계산에서의 속도개선은 CLA 회로를 이용하여 개선될 수 있다. BCD 회로에서 CLA 회로 사용을 위해 제안된 캐리 생성 및 캐리 전파회로를 도출하여 가산기 설계에 사용하였다. 이 CLA 방식을 사용한 BCD 가산에서 기존의 BCD 가산회로와 지연시간을 비교하였을 때 상당한 속도개선이 이루어졌다. 또한 3초과 코드를 이용한 가산회로의 경우 CLA 방식 사용과 지연시간에 영향을 미치는 회로부분을 개선함으로써 CLA만 이용했을 때 보다 지연시간을 10게이트 지연시간만큼 더욱 줄일 수 있었다.

전광 그레이코드 이진코드 변환기 (All-Optical Gray Code to Binary Coded Decimal Converter)

  • 정영진;박남규;전영민;우덕하;이석
    • 한국광학회지
    • /
    • 제19권1호
    • /
    • pp.60-67
    • /
    • 2008
  • 전광 그레이코드(gray code) 이진코드(binary code) 변환기를 상용화 전산모사 프로그램(VPI)을 이용하여 처음으로 구현하였다. 전자회로 디자인 방법을 상호 이득변조를 이용한 전광 논리회로에 적합하도록 변형하여, 이상적이지 않은 전광 논리게이트에 의한 신호 왜곡이 최소화 되도록 하였다. 2.5 Gbps의 20 dB 소광비를 가지는 입력 신호에 대해, 신호재생기 없이 가장 많이 왜곡된 출력 신호에 (최하위 비트-LSB) 대해 약 4 이상의 Q값을 얻을 수 있었다. 또한 그레이 코드 이진코드 변환기를 디자인하면서, 이단 단순화 방법을 (two-level simplification method) 변형하여, 그레이코드 이진코드 변환기뿐 아니라 일반적인 전광 회로에 적용할 할 수 있는 일반적 방법을(일단 단순화 방법: one-level simplification method) 얻을 수 있었다.

Low area field-programmable gate array implementation of PRESENT image encryption with key rotation and substitution

  • Parikibandla, Srikanth;Alluri, Sreenivas
    • ETRI Journal
    • /
    • 제43권6호
    • /
    • pp.1113-1129
    • /
    • 2021
  • Lightweight ciphers are increasingly employed in cryptography because of the high demand for secure data transmission in wireless sensor network, embedded devices, and Internet of Things. The PRESENT algorithm as an ultralightweight block cipher provides better solution for secure hardware cryptography with low power consumption and minimum resource. This study generates the key using key rotation and substitution method, which contains key rotation, key switching, and binary-coded decimal-based key generation used in image encryption. The key rotation and substitution-based PRESENT architecture is proposed to increase security level for data stream and randomness in cipher through providing high resistance to attacks. Lookup table is used to design the key scheduling module, thus reducing the area of architecture. Field-programmable gate array (FPGA) performances are evaluated for the proposed and conventional methods. In Virtex 6 device, the proposed key rotation and substitution PRESENT architecture occupied 72 lookup tables, 65 flip flops, and 35 slices which are comparably less to the existing architecture.

장거리 능동 어탐의 연구 (Long Range Active Acoustic System for Fish Finding)

  • 장지원;박종만;이운희
    • 수산해양기술연구
    • /
    • 제24권1호
    • /
    • pp.1-6
    • /
    • 1988
  • For the purpose of making the detection range of fish detection system more longer and computerizing the system a parametric sound source, a timer and a digitizing circuit for the Apple II computer have been studied. The parametric sound of 5 KHz generated by passing AND gate two signals from carrier signal generator of 200KHz with modulator of 5KHz. This parametric acoustic source of 5KHz difference frequency had more higher directional resolution of 10 degrees than single frequency sound of 200KHz. Peripheral interface adaptor MC 6821 was adopted for interfacing to the Apple II personal computer. The timer consisted of six decade binary coded decimal counters (74 LS 190), and the digitizing circuit consisted of a sample and hold (LF 398) and an A/D converter(ADC 0808). The timer with 10KHz clock pulse had the measuring time from 0.1msec to 100sec. This time measuring range was satisfactory for the aim of the fish finding acoustic system.

  • PDF