• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제7권8호
• /
• pp.1911-1932
• /
• 2013

Orthogonal frequency-division multiplexing (OFDM) has become a popular modulation scheme for wireless protocols because of its spectral efficiency and robustness against multipath interference. Although the components of various OFDM protocols are functionally similar, they remain distinct because of the characteristics of the environment. Recently, graphics processing units (GPUs) have been used to accelerate the signal processing of the physical layer (PHY) because of their great computational power, high development efficiency, and flexibility. In this paper, we describe the implementation of parameterized baseband modules using GPUs for two different OFDM protocols, namely, 802.11a and 802.16. First, we introduce various modules in the modulator/demodulator parts of the transmitter and receiver and analyze the computational complexity of each module. We then describe the integration of the GPU-based baseband modules of the two protocols using the parameterized method. GPU-based implementations are addressed to explain how to accelerate the baseband processing to archive real-time throughput. Finally, the performance results of each signal processing module are evaluated and analyzed. The experiments show that the GPU-based 802.11a and 802.16 PHY meet the real-time requirement and demonstrate good bit error ratio (BER) performance. The performance comparison indicates that our GPU-based implemented modules have better flexibility and throughput to the current ones.

• 한국통신학회논문지
• /
• 제33권11C호
• /
• pp.940-948
• /
• 2008

본 논문에서는 휴대용 고속 무선 LAN 시스템에 적합한 저전력/저면적 MIMO-OFDM 기저대역 프로세서의 효율적인 하드웨어 구조를 제시한다. 고속 무선 LAN 시스템은 최대 수백 Mbps의 데이터 속도를 처리해야 하기 때문에 높은 시스템 클럭과 다중경로 구조를 사용하게 되는데, 이는 소모 전력과 구현 면적을 상승시키는 결과를 초래한다. 따라서 본 논문에서는 저전력으로 동작하면서도 동시에 하드웨어 부담을 줄인 고속 무선 LAN 시스템용 기저대역 프로세서의 하드웨어 구조를 제시한다. 이를 위해서 비트 병렬 처리 구조로 설계된 송신단 PLCP(TX-PLCP) 프로세서와 연산 복잡도를 효과적으로 감소시킨 심볼 검출기를 제안한다. 제안된 TX-PLCP 프로세서 구조는 비트 병렬 처리를 통해 동작 주파수를 감소시킴으로써 전력소모를 낮추는 효과를 얻을 수 있고, PMD 프로세서에서 가장 큰 면적을 차지하는 심볼 검출기는 수식 변형을 통해서 나눗셈 연산 및 제곱근 연산을 제거함으로써 저면적 설계를 가능하게 한다. 제안된 하드웨어 구조를 적용한 기저대역 프로세서는 Verilog HDL을 통해 설계 및 검증되었으며, 0.18um CMOS 공정을 통해 합성되었다. 합성결과, 병렬처리 구조를 적용한 TX-PLCP 프로세서는 비트 직렬 처리 구조에 비해 약 81% 감소된 전력에서 동작함을 확인하였고, 제안된 심볼 검출기는 나눗셈 및 제곱근 연산을 포함하는 심볼 검출 기법에 비해 약 18% 정도 하드웨어 복잡도가 감소함을 확인하였다.

• 대한전자공학회논문지SP
• /
• 제39권2호
• /
• pp.87-95
• /
• 2002

반화소 단위 움직임 추정(half pixel accuracy motion estimation, HPAME)과 블록 분류(block classification)를 이용한 계층적 고속 움직임 추정 알고리듬을 제안하였다 제안한 알고리듬은 기존의 MRME(multi-resolution motion estimation)알고리듬보다 우수한 화질을 유지하면서 계산량 및 비트량을 크게 줄일 수 있는 장점을 갖는다. 제안한 알고리듬에서는 다해상도 영상에 대한 움직임 추정 시 고주파 부대역의 움직임 추정에 기준 움직임으로 사용되는 기저대역의 움직임 벡터를 정확하게 추정하기 위하여 HPAME을 행한다. 그리고 고주파 부대역에서는 기저대역에서의 HPAME로 인한 계산량 및 비트량의 증가를 보상하기 위하여 움직임 추정이 필요한 블록들에 대하여서만 선별적으로 미소 움직임을 추정한다. 이때 고주파 부대역에서의 미소 움직임 추정의 수행 여부는 대응되는 기저대역 블록의 움직임 벡터 특성과 블록 분류에 따른 클래스 정보를 이용하여 결정한다 제안한 알고리듬의 성능은 컴퓨터 모의 실험 결과로부터 확인하였다.

• 한국인터넷방송통신학회논문지
• /
• 제23권5호
• /
• pp.109-114
• /
• 2023

본 논문에서는 Ka-대역 소형 레이더에 적용하기 위한 65-nm CMOS 기반 2채널 이미지 제거 수신기를 기술하였다. 설계된 수신기는 Low-Noise Amplifier (LNA), IQ mixer 및 Analog Baseband (ABB) 회로로 구성된다. ABB 내에 complex filter를 포함하여 원하지 않는 이미지 성분을 억제할 수 있으며, RF 및 ABB의 가변 이득 증폭기 (VGA)에서 이득을 4.5-56 dB 범위에서 조절할 수 있어 수신기의 동적 영역을 확보할 수 있다. 이득 조절은 수신기에 내장된 SPI 컨트롤러를 통해 수행된다. 수신기 칩은 Ka-대역 목표주파수 내 이득 36 dB에서 잡음지수 <15 dB, OP1dB >4 dBm, 이미지 제거비 >30 dB, 채널 간 격리도 >45 dB 특성을 보였다. 본 수신기는 1.2 V 공급전압에서 420 mA를 소모하며, 칩 면적은 4000×1600 ㎛ 이다.

• 한국정보통신학회논문지
• /
• 제17권3호
• /
• pp.678-684
• /
• 2013

본 논문에서는 SAW 필터가 없는 LTE-Advanced RF 송신기에 적용 가능한 기저대역 송신단 회로를 제안한다. 제안하는 기저대역 송신단 회로는 Tow-Thomas구조의 2차 능동 저역통과 필터 1개와 1차 수동 RC 필터 1개로 구현되었으며, 0.7 MHz, 1.5 MHz, 2.5 MHz, 5 MHz, 7.5 MHz, 10 MHz, 그리고 20 MHz의 총 7개의 채널 차단 주파수를 제공하며, 각 채널 별로 -41 dB에서 0 dB까지 1-dB 단계로 이득 조절이 가능하다. 제안하는 2차 능동 저역 통과 필터 회로는 DC 소모 전류 효율을 높이기 위해 채널 차단 주파수를 세 그룹으로 나누어서 선택된 차단 주파수 그룹에 따라 연산증폭기의 전류 소모를 3단계로 가변 할 수 있도록 연산증폭기 내부에 3개의 단위-연산증폭기(OTA)를 병렬로 연결하여 선택적으로 사용할 수 있도록 설계하였다. 또한, 제안하는 연산 증폭기는 저전력으로 1-GHz UGBW(Unit Gain Bandwidth)를 얻기 위해 Miller 위상 보상 방식과 feed-forward 위상 보상 방식을 동시에 사용하였다. 제안하는 기저대역 송신기는 65-nm CMOS 공정을 사용하여 설계되었고 1.2 V의 전압으로부터 선택된 채널 대역폭에 따라 최소 6.3 mW, 최대 24.1 mW의 전력을 소모한다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1982년도 추계학술발표회논문집
• /
• pp.47-50
• /
• 1982

A baseband data transimission system is implemented on a microcomputer for performance study on some NRS line codes. These codes are compared in terms of eye width, BER, and power spectrum.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.129-132
• /
• 2000

This paper describes how to Implement dual band GSM hand set varying single band GSM phone. The idea can be extended to Triple mode design. Multiband design is important for global roamming and Baseband setup planning. Here H/W and SW issues are briefly described

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1987년도 학술발표회 논문집
• /
• pp.93-97
• /
• 1987

In this paper a SAW based AWZPSK modulator using the classical truncated cosine series functoins as a baseband pulse is described. A SAW AWQPSK modulator has been designed and fabricated on YZ-LINBO3 substrates. Measured responses meet the theoretical values with tolerable amounts of deviation. This SAW-based device shows good performance as a simple AWQPSK modulator.

• 한국우주과학회:학술대회논문집(한국우주과학회보)
• /
• 한국우주과학회 2007년도 한국우주과학회보 제16권2호
• /
• pp.61-61
• /
• 2007

• 한국정보통신학회논문지
• /
• 제16권1호
• /
• pp.107-112
• /
• 2012

본 연구에서는 임베디드 시스템, 특히 블루투스 베이스밴드에서 사용이 가능한 범용 GPIO (general purpose input output)를 설계하였다. 제안하는 구조는 AMBA 버스구조의 APB 저전력 버스에 호환되도록 설계하였다. 응용 분야가 다양한 임베디드 시스템에서는 GPIO 방식의 인터럽트 소스가 가장 유용하게 사용된다. 본 논문에서는 에지 반응 방식과 레벨 반응 방식 모두를 고려하여 인터럽트를 수용할 수 있도록 설계하였고, 동작 폴라리티를 선택할 수 있어 다양한 응용의 블루투스 임베디드 디바이스에 유연하게 적용될 수 있도록 고려하였다. 설계한 GPIO 모듈은 Altera QuartusII 툴을 사용하여 자동합성하여 P&R을 수행하였다. 결과물은 CycloneII FPGA로 구현하였으며 타겟으로 정한 25MHz에서 충분히 동작 가능하다.