• 한국정보통신학회논문지
• /
• 제12권1호
• /
• pp.137-142
• /
• 2008

본 논문에서는 $Low-V_T$ 트랜지스터가 필요 없는 로직공정으로 Parasitic NPN BJT를 이용하여 저 전압에서 동작 가능한 밴드갭 기준전압 발생기 회로를 제안하였다. $0.18{\mu}m$ triple-well 공정을 사용한 BGR회로를 측정 한 결과 VREF의 평균전압은 0.72V $3{\sigma}$는 45.69mV로 양호하게 측정되었다.

• 반도체공학회 논문지
• /
• 제2권2호
• /
• pp.10-14
• /
• 2024

본 논문은 BJT 소자의 온도 특성에 의해 생성되는 전류를 활용하여 ADC 와 함께 센서의 정보를 변환하는 과정에서 필요한 참조 전압(Reference Voltage)과 온도센서 전압을 하나의 증폭기에서 생성하고자 하는 목적에 따라 설계하는 회로를 제안한다. 이와 함께 회로의 표준 편차를 줄이기 위한 두개의 컨트롤 방식이 추가되어 10 배 이상의 표준 편차를 감소시키는 결과를 얻게 된다. 제안하는 회로의 면적은 0.057mm² 이며 55nm RF 공정을 활용하였다.

• 한국통신학회논문지
• /
• 제40권9호
• /
• pp.1693-1698
• /
• 2015

본 논문은 이중 펄스 폭을 지닌 PFM(Pulse-Frequency Modulator) 부스트 변환기를 제안한다. 부스트 변환기의 구동 회로 구조는 밴드 갭 기준 전압 발생 회로와 이를 이용해 여러 가지의 기준 전압을 생성하는 기준 전압 발생 회로, 소프트 시동 회로, 에러 증폭기, 고속 전압 비교기, 인덕터 전류 센싱 회로, 펄스 폭 발생 회로로 구성되어있다. 변환기는 부하 전류 상태에 따라 서로 다른 최대 인덕터 전류 값을 갖도록 구성해 부하 범위를 넓히고, 출력 전압 리플을 감소하도록 했다. 제안된 PFM 부스트 변환기는 입력 전압으로 3.7V를 받고, 18V의 출력 전압을 생성한다. 구동 가능한 부하 전류는 0.1~300mA의 범위를 가진다. 모의실험 결과 저 부하 전류 동작 구간에서 0.43%, 고 부하 전류 동작 구간에서는 0.79%의 출력 전압 리플을 보였다. 변환기는 저 부하 구간에서 85%의 효율을 나타내며 20mA에서 86.4%로 최대의 효율을 나타냈다.

• 한국정보통신학회논문지
• /
• 제12권3호
• /
• pp.517-526
• /
• 2008

본 논문에서는 자동차 계기판의 OLED 디스플레이 모듈용 One-chip DC-DC 변환기 회로를 제안하였다. 전하 펌핑 방식의 OLED 패널 구동전압 회로는 PWM(Pulse Width Modulation) 방식을 사용한 DC-DC 변환기 회로에 비해 소형화, 저가격 및 낮은 EMI 특성을 갖는다. 그리고 Bulk-potential 바이어싱 회로를 사용하므로 전하 펌핑 시 기생하는 PNP BJT에 의한 전하 손실을 방지하도록 하였고, 밴드갭 기준전압 발생기의 Start-up 회로에서 전류소모를 기존 BGR 회로에 비해 42% 줄였고 VDD의 링 발진기 회로에 로직전원인 VLP를 사용하여 링 발진기기 레이아웃 면적을 줄였다. 또한 OLED 구동전압인 VDD의 구동 전류는 OLED 패널에서 요구하는 40mA 이상이다. $0.25{\mu}m$ High-voltage 공정을 이용하여 테스트 칩을 제작 중에 있으며, 레이아웃 면적은$477{\mu}m{\times}653{\mu}m$이다.

• 전기전자학회논문지
• /
• 제18권4호
• /
• pp.586-592
• /
• 2014

본 논문에서는 DT-CMOS(Dynamic Threshold voltage Complementary MOSFET) 스위칭 소자를 사용한 DC-DC Buck 컨버터를 제안하였다. 높은 효율을 얻기 위하여 PWM 제어방식을 사용하였으며, 낮은 온 저항을 갖는 DT-CMOS 스위치 소자를 설계하여 도통 손실을 감소시켰다. 제안한 Buck 컨버터는 밴드갭 기준 전압 회로, 삼각파 발생기, 오차 증폭기, 비교기, 보상 회로, PWM 제어 블록으로 구성되어 있다. 삼각파 발생기는 전원전압(3.3V)부터 접지까지 출력 진폭의 범위를 갖는 1.2MHz의 주파수를 생성하며, 비교기는 2단 증폭기로 설계되었다. 그리고 오차 증폭기는 70dB의 이득과 $64^{\circ}$의 위상여유를 갖도록 설계하였다. 또한 제안한 Buck 컨버터는 current-mode PWM 제어회로와 낮은 온 저항을 갖는 스위치를 사용하여 100mA의 출력 전류에서 최대 95%의 효율을 구현하였으며, 1mA 이하의 대기모드에도 높은 효율을 구현하기 위하여 LDO 레귤레이터를 설계하였으며, 또한 2개의 IC 보호 회로를 내장하여 신뢰성을 확보하였다.

• 한국산학기술학회논문지
• /
• 제17권6호
• /
• pp.715-720
• /
• 2016

본 논문에서는, 휴대기기를 위한 PWM(Pulse Width Modulation), 전압모드 DC-DC 승압형 컨버터를 제안한다. 제안하는 컨버터는 현재 소형화 되어가고 있는 휴대기기 시장에 적합하도록 1 MHz의 스위칭 주파수를 사용하여 칩 면적을 줄였다. 제안하는 DC-DC 컨버터는 전력단과 제어단으로 이루어지며 전력단은 인덕터, 출력 커패시터, MOS 트랜지스터 등으로 구성되며 제어단은 연산증폭기, 밴드갭 회로, 소프트 스타트 블록, 히스테리시스 비교기와 비겹침 드라이버로 구성된다. 설계된 회로는 히스테리시스 비교기와 논오버랩 드라이버를 사용하여 낮은 전압에서 구동되는 휴대기기의 잡음의 영향을 줄이고 출력전압 리플을 감소시켰다. 제안하는 회로는 1-poly 6-metal CMOS 매그나칩/하이닉스 $0.18{\mu}m$ 공정을 사용하여 레이아웃을 진행하였다. 설계된 컨버터는 입력 전압 3.3 V, 출력전압 5 V, 출력전류 100 mA 출력전압 대비 1%의 출력 전압 리플과 1 MHz의 스위칭 주파수의 특성을 갖는다. 본 논문에서 제안하는 승압형 DC-DC 컨버터는 PDA, 휴대폰, 노트북 등 휴대용 전자기기 시장에 맞는 고효율, 소형화 컨버터로서 유용하게 사용 될 것으로 사료된다.