• 한국정보통신학회논문지
• /
• 제4권1호
• /
• pp.219-226
• /
• 2000

본 논문에서는 WLL 광대역 코드분할 다원 접속(Wideband CDMA) 시스템 기지국용 If(Intermediate Frequency) 송수신기의 설계 및 구현에 대하여 고찰하였다. 제작된 IF 송수신기는 송신단, 수신단, 국부발진기로 구성되었다. 처리되는 신호의 대역폭을 10MHz로 고려하여 IF 반송파는 40MHz로 설계하였으며, 측정 결과 IF 송신단의 출력 전력은 기저 대역 입력이 -10dBm $\pm3dB$ 일 때 40MHz에서 -5dBm $\pm3dB$, 수신단의 출력 전력은 IF 대역 입력이 -5dBm $\pm3dB$ 일 때 기저대역에서 -10dBm $\pm3dB$의 특성을 얻었다. 또한, 자동이득 조절 루프는 -7dBm에서 +2dBm까지의 9dB 입력 범위에서 동작하여 약 2dBm의 일정한 레벨을 출력시켰고, 1MHz부터 5MHz까지의 신호를 스윕시켜 IF시스템 내에서의 위상 변화를 관찰한 결과 위상 왜곡이 매우 적어 데이터 통신시스템에 적용이 가능함을 보였다.

• 한국통신학회논문지
• /
• 제33권1A호
• /
• pp.85-90
• /
• 2008

Emitter degeneration에 의한 band SiGe HBT 이중 평형형 상향 주파수 혼합기의 선형성 개선 효과를 비교하였다. 시뮬레이션을 통해 출력 전력과 변환 이득을 동시에 고려하여 degeneration 저항값을 최적화 시켰으며 이를 $0.35{\mu}m$ Si-BiCMOS 공정을 이용하여 제작하였다. 제작 및 측정 결과, -5 dBm의 8.0 GHz LO 신호 및 100 MHz의 IF 신호 입력 시, degeneration 저항이 없는 상향 주파수 혼합기는 15.5 dB의 선형 변환 이득과 -13 dBm의 RF 출력 전력 및 3.7 dBm의 $OIP_3$를 나타내었고, degeneration 저항을 사용한 상향 주파수 혼합기는 9 dB의 선형 변환 이득과 -10 dBm의 RF 출력 전력 및 8.7 dBm의 $OIP_3$를 각각 나타내었다.

• 한국정보통신학회논문지
• /
• 제3권3호
• /
• pp.517-531
• /
• 1999

본 논문에서는 INMARSAT-M형 송신기에 사용되는 L-BAND(1626.5-1646.5 MHz)용 2단 가변이득 전력 증폭기를 연구 개발하였다. 2단 가변이득 전력증폭기는 구동증폭단과 전력증폭단에 의해 고출력 모드일 때 +42 dBm, 저출력 모드일 때는 +36 dBm의 전력으로 증폭되며, 각각에 대해 상한 +1 dBm과 하한 -2 dBm의 오차를 허용한다. 제작의 간편성 때문에 전체 2단 가변이득 전력증폭기를 크게 구동증폭단과 전력증폭단 두 부분으로 나누어 구현하였으며, 전력증폭부를 구동하기 위한 구동단은 HP사의 MGA-64135와 Motorola사의 MRF-6401을 사용하였으며, 전력증폭단은 ERICSSON사의 PTE-10114와 PTF-10021을 사용하여 RF부, 온도보상회로 및 출력 조절회로를 함께 집적화 하였다. 이득조절은 구동증폭단의 MGA-64135의 바이어스 전압을 조절하는 방법을 제시하였으며, 실험 결과와 잘 일치하였다. 제작된 2단 가변이득 전력증폭기는 20 MHz대역폭 내에서 소신호 이득이 42 dB와 36 dB 이상, 입ㆍ출력 정재파비는 1.5:1 이하, 5 dBm의 $P_{1dB}$. $P_{ldB}$출력레벨에서 3 dB Back off 시켰을 때 32.5 dBc의 I $M_3$를 얻었다. 1636.5 MHz 주파수에 대해 출력전력은 43 dBm과 37 dBm으로서 설계시 목표로 했던 최대 출력전력 20 Watt를 얻었다.다.다.

• 한국정보전자통신기술학회논문지
• /
• 제17권3호
• /
• pp.166-175
• /
• 2024

본 논문에서는 시분할 이중화 방식의 MANET(Mobile Ad-hoc Network)망 동기화 시스템의 성능개선 및 경량화를 위해 윈도 마스킹 기법(Window-Masking Method)과 HAT(Hardware Attached Top) CPU SoM(System on Module)을 On-Device 화하여 RISC-V 기반의 Soft-core MCU로 하드웨어 가속기(Hardware Accelerator)인 FPGA에 탑재하는 것을 제안한다. 또한 실험을 통해 검증하였다. 실험 결과 성능 면에서는 제안한 기법을 적용하여 동기획득 범위는 -50dBm~+10dBm에서 -60dBm~+10dBm으로 동기 획득 최저 입력 레벨이 -50dBm에서 -60dBm으로 20% 증가, 검출 지연(Latency)은 220ns에서 125ns로 43% 감소하였다. 경량화 면에서는 Soft-core MCU로 대체 함으로써 컴퓨팅 자원(Resource, 48%), 크기(Size, 33%) 및 무게(Weight, 27%)가 평균 36% 경량화하였다.

• Nuclear Engineering and Technology
• /
• 제54권9호
• /
• pp.3403-3414
• /
• 2022

The purpose of this study is to model and optimize the block-matching and 3D filtering (BM3D) algorithm and to evaluate its applicability in brain single-photon emission computed tomography (SPECT) images using a fan beam collimator. For quantitative evaluation of the noise level, the coefficient of variation (COV) and contrast-to-noise ratio (CNR) were used, and finally, a no-reference-based evaluation parameter was used for optimization of the BM3D algorithm in the brain SPECT images. As a result, optimized results were derived when the sigma values of the BM3D algorithm were 0.15, 0.2, and 0.25 in brain SPECT images acquired for 5, 10, and 15 s, respectively. In addition, when the sigma value of the optimized BM3D algorithm was applied, superior results were obtained compared with conventional filtering methods. In particular, we confirmed that the COV and CNR of the images obtained using the BM3D algorithm were improved by 2.40 and 2.33 times, respectively, compared with the original image. In conclusion, the usefulness of the optimized BM3D algorithm in brain SPECT images using a fan beam collimator has been proven, and based on the results, it is expected that its application in various nuclear medicine examinations will be possible.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -2
• /
• pp.1046-1049
• /
• 2002

In this paper, a sub-harmonic dual-gate FET mixer for IMT-2000 base-station was designed by using single-gate FET cascode structure and driven by the second order harmonic component of LO signal. The dual-gate FET mixer has the characteristic of high conversion gain and good isolation between ports. Sub-harmonic mixing is frequently used to extend RF bandwidth for fixed LO frequency or to make LO frequency lower. Furthermore, the LO-to-RF isolation characteristic of a sub-harmonic mixer is better than that of a fundamental mixer because the frequency separation between the RE and LO frequency is large. As RF power is -30dBm and LO power is 0dBm, the designed mixer shows the -47.17dBm LO-to-RF leakage power level, 10dB conversion gain, -0.5dBm OIP3, -10.5dBm IIP3 and -1dBm 1dB gain compression point.

• 한국항행학회논문지
• /
• 제27권6호
• /
• pp.849-854
• /
• 2023

본 논문은 LDMOS(laterally diffused metal oxide semiconductor)를 이용하여 동작점 Class J를 적용하고, 2차 하모닉 임피던스가 리액턴스 임피던스가 되도록 출력 정합회로를 최적화하여 고효율 전력증폭기를 설계 하였다. 설계한 전력증폭기는 주파수가 108 ~ 110 MHz에서, 전력부가효율(PAE; power added efficiency)은 P_SAT 출력(54.5 dBm)에서 71.5%, P_1dB 출력(51.5 dBm)에서 55.5%, 그리고 45 dBm에서 24.38%의 특성을 보였다. 공간변조 방식에서의 기준 신호인 CSB(carrier with sideband) 전력증폭기는 운용 출력이 45 dBm ~ 35 dBm이며, 그 출력에서 선형적인 SDM(sum in the depth of modulation) 특성(40% ± 0.3%)을 얻었다. 전력증폭기의 바이어스 동작점에 따른 진폭 변조도 특성를 측정하고, 선형적인 변조도 특성을 얻을 수 있는 최적의 동작점을 제안한다.

• 한국정보통신학회논문지
• /
• 제4권1호
• /
• pp.77-88
• /
• 2000

본 논문에서는 INMARSAT-B형 송신기에 사용되는 L-BAND(1626.5-1646.5 MHz)용 3단 가변이득 전력증폭기를 연구 개발하였다. 3단 가변이득 전력증폭기는 구동증폭단과 전력증폭단에 의해 고출력 모드일 때 +42 dBm, 중간출력 모드일 때는 +38 dBm, 저출력 모드일 때는 +34 dBm의 전력으로 증폭되며, 각각에 대해 상한 +1 dBm과 하한 2 dBm의 오차를 허용한다. 제작의 간편성 때문에 전체 3단 가변이득 전력증폭기를 크게 구동증폭단과 전력증폭단 두 부분으로 나누어 구현하였으며, 전력증폭부를 구동하기 위한 구동단은 HP사의 MGA-64135와 Motorola사의 MRF-6401을 사용하였으며, 전력증폭단은 ERICSSON사의 PTE-10114와 PTF-10021을 사용하여 RP부, 온도보상회로, 출력 조절회로 및 출력 검출회로를 함께 집적화 하였다. 이득조절은 디지털 감쇠기를 사용하였으며, 출력신호의 세기를 검출하기 위하여 20 dB 방향성 결합기를 이용하였다. 제작된 3단 가변이득 전력증폭기는 20 MHz대역폭 내에서 소신호 이득이 41.6 dB, 37.6 dB, 33.2 dB 를 얻었으며, 입출력 정재파비는 1.3:1 이하, 12 dBm의 PldB, PldB 출력레벨에서 3 dB Back off 시켰을 때 36.5 dBc의 IM3를 얻었다. 1636.5 MHz 주파수에 대해 출력전력은 43 dBm으로서 설계시 목표로 했던 최대 출력전력 20 Watt를 얻었다.

• Journal of electromagnetic engineering and science
• /
• 제4권4호
• /
• pp.143-149
• /
• 2004

This paper describes characteristics of the single-balanced low IF resistive FET mixer for the digital beam forming(DBF) receiver. This DBF receiver based on the direct conversion method is designed with Low IF I and Q channel. A radio frequency(RF), a local oscillator(LO) and an intermediate frequency(IF) considered in this research are 1950 MHz, 1940 MHz and 10 MHz, respectively. Super low noise HJ FET of NE3210S01 is considered in design. The measured results of the proposed mixer are observed IF output power of -22.8 dBm without spurious signal at 10 MHz, conversion loss of -12.8 dB, isolation characteristics of -20 dB below, 1 dB gain compression point(PldB) of -3.9 dBm, input third order intercept point(IIP3) of 20 dBm, output third order intercept point(OIP3) of 4 dBm and dynamic range of 30 dBm. The proposed mixer has 1.0 dB higher IIP3 than previously published single-balanced resistive and GaAs FET mixers, and has 3.0 dB higher IIP3 and 4.3 dB higher PldB than CMOS mixers. This mixer was fabricated on 0.7874 mm thick microstrip $substrate(\varepsilon_r=2.5)$ and the total size is $123.1\;mm\times107.6\;mm$.

• 한국정보통신학회논문지
• /
• 제14권12호
• /
• pp.2609-2614
• /
• 2010

본 논문에서는 온도센서를 이용한 온도보상회로를 구현하였으며, 이를 이용하여 전력증폭기의 동작 온도범위인 $-30^{\circ}C{\sim}60^{\circ}C$에서 전력증폭기의 혼변조 규격을 만족할 수 있도록 하였다. 온도보상회로의 출력이 온도에 따라 170mV정도 변화하도록 하여 출력이 3W인 증폭기의 TR 게이트에 인가한 결과, $-30^{\circ}C{\sim}60^{\circ}C$에서 우측 3차 혼변조 성분이 -18.5~-26dBm, 좌측 3차 혼변조 성분이 -18.5~-35dBm으로 변화하였으며, 5차 혼변조 성분은 좌 우측 모두 -24~-26dBm으로 규격인 -17dBm이하라는 전력증폭기의 혼변조 성분 규격을 만족하는 것을 확인할 수 있었다.