• 대한기계학회:학술대회논문집
• /
• 대한기계학회 2000년도 춘계학술대회논문집A
• /
• pp.873-878
• /
• 2000

Semiconductor packaging technology is changed rapidly according to the trends of the micro miniaturization of multimedia and information equipment. For I/O limitation and fine pitch limitation, DIP and SOP/QFP are replaced by BGA/CSP. This is one of the surface mount technology(SMT). Solder ball is bumped n the die pad and connected onto mounting board. In ball bump formation, vacuum suction type ball alignment process is widely used, However this type has some problems such as ionization, static electricity and difficulty of fifo(first-input first-out) of solder balls. Seesaw type is reducing these problems and has a structural simplicity and economic efficiency. Ball cartridge velocity and ball aligned plate angle are Important variables to improve the ball alignment Process. In this paper, seesaw-type CSP solder ball loader is developed and the optimal velocity and plate angle are proposed.

• 한국마이크로전자및패키징학회:학술대회논문집
• /
• 한국마이크로전자및패키징학회 2005년도 ISMP
• /
• pp.157-172
• /
• 2005

기존 단말기에 Fine Pitch (0.3mm) WLCSP를 개발/적용해 봄으로써 SMT 조립 한계로 인식되고 있는 Pitch인 0.4mm이하의 접속 기술을 검증함. Set Maker 입장에서 Fine Pitch를 가진 Customized Package를 적용할 경우, Design 단계에서부터 부품, 기판, 조립공법, Infrastructure등을 동시에 검토해야 함. 이동단말의 소형화/박형화 경쟁이 가속화 되는 가운데 Package Pitch만을 고려해 볼 때, 2006년에는 0.4mm Pitch를 가진 BGA의 적용이 확대 될 것으로 예상되며 일부 제품에서 0.3mm Pitch Package의 적용도 예상됨.

• 마이크로전자및패키징학회지
• /
• 제18권3호
• /
• pp.45-52
• /
• 2011

Flip Chip Ball Grid Array (FCBGA) 패키지의 솔더조인트 신뢰성을 평가하기 위한 방법으로는 다이 충격법, 다이 전단법, 3점 굽힘법, 열충격법 등이 활용된다. 본 연구에서는 솔더 접합부의 주요 고장메카니즘인 취성파괴를 확인하기 위한 방법으로 리플로우 상태, $85^{\circ}C$/85%RH 처리, $150^{\circ}C$/10hr 에이징의 처리한 후, 4가지 평가법으로 평가를 진행하여 파단모드를 분석하였다. 본 연구결과에서는 다이 충격법과 다이 전단법의 Good joint rate (GJR, %)는 리플로우 상태와 $85^{\circ}C$/85%RH처리에서 각각 89~91%와 100% 였으며, $150^{\circ}C$/10hr 에이징에서는 66%와 90%를 나타내었다. 3점 굽힘법과 열충격법의 GJR(%)는 3종류 샘플에서 모두 100%를 나타내어 변별력이 없었다. C4 솔더접합부의 신뢰성 평가법에 따른 GJR(%)의 변별력을 확인할 수 있는 방법은 die shock 과 die shear test였다.

• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.63-72
• /
• 2006

최근에 모바일 기기의 사용이 늘어남에 따라 굽힘 응력에 대한 패키지 접합부의 신뢰성에 대한 관심이 다시 높아지고 있다. 기존의 굽힘실험은 생산공정 및 운반 등에 파손을 방지하기 위해서 수행되었으나 최근에는 모바일 기기의 이동 및 사용에 따라 발생되는 응력에 대한 저항성 평가나 드롭시험의 대용으로 수행되고 있다. 본 연구에서는 정확한 4점 굽힘 실험 방법을 도입하여 유연 솔더 조인트와 무연 솔더 조인트의 굽힘 피로 시험에 대한 저항성을 평가하고, 단면 관찰과 유한요소법을 이용한 해석을 수행하였다. 높은 하중이 작용하게 되면, 유연 솔더 조인트가 보다 긴 피로수명을 갖으며, 낮은 하중이 작용할 때는 무연 솔더 조인트가 긴 수명을 가지게 된다. 크랙은 시편의 외각에서 발생되어 안쪽으로 진행하게 되며, 소성변형이 손상의 대부분을 자치하게 된다.

• 마이크로전자및패키징학회지
• /
• 제30권4호
• /
• pp.50-60
• /
• 2023

BGA(ball grid array)는 높은 집적도와 우수한 방열 성능을 갖고 있어 널리 이용되는 방식의 패키지이다. BGA에서 솔더볼은 패키지와 PCB를 전기적으로 연결하는 중요한 역할을 하므로, 다양한 기계적 하중 하에서 솔더볼의 비탄성 변형을 이해하는 것은 반도체 패키지의 강건설계에 필수적이다. 본 연구에서는 공정 중 PCB의 휨, die와 substrate 간의 열팽창 계수 차이 등으로 인해 소성변형이 발생한 솔더볼의 초기 형상이 비탄성 변형과 파단에 미치는 영향을 유한요소 해석으로 분석하였다. 시뮬레이션 결과, shear와 bending 하중에서 tilted, hourglass 형상 모두 파단이 발생한 반면, compression 하중이 작용하는 경우는 모두 파단이 발생하지 않았다. Shear와 bending 하중에 compression이 각각 결합될 경우, 응력삼축비가 0보다 작은 값으로 유지되어 파단이 억제되었다. 또한 변형에 취약한 요소의 Lagrangian-Green 변형률 텐서를 이용해 비교한 결과, 동일한 하중 조건이라도 솔더볼의 형상에 따라 변형의 양상에 유의미한 차이가 있음을 확인하였다.

• International Journal of Korean Welding Society
• /
• 제4권1호
• /
• pp.61-66
• /
• 2004

In this paper, the effect of underfill packages was investigated by numerical approach and experimental test. Reliability improvement was the main issue in the package technology. BGA, CSP and small-sized packages, have problems due to concentration of the stress in solder joints. One of the latest technologies to overcome is underfill encapsulant. Mainly, it is noticed the effect of the underfill in the packages. The predicted thermal fatigue lifes are performed by Coffin-Manson's equation with ANSYS (v.5.62). Also, thermal cycle test during from 218K to 423K was included. Finally we could find that underfill greatly reduce the concentration stress in solder joint, thus the fatigue life was improved than without underfill.

• 반도체디스플레이기술학회지
• /
• 제5권1호
• /
• pp.1-4
• /
• 2006

Recently, Ball Grid Arrays(BGAs) are getting used more frequently for a package type. The connectors on a BGA consist of a large number of small solder balls in a grid shape on its bottom side. However, since balls of BGAs mounted on PCBs are not visible, inspection before mounting them is indispensable. High speed non-contact 3D measurement technologies are necessary far real-time measurement of ball height, the most important inspection item. In this paper, an accurate 3D data acquisition system for BGAs is proposed that can acquire 3D profile at high speed using a 3D smart camera and laser slit ray projection. Some clipping and morphological filtering operations are employed to remove spiky error data, which occur due to reflections from some ball area to camera direction.

• 마이크로전자및패키징학회지
• /
• 제9권3호
• /
• pp.31-36
• /
• 2002

PBGA에 비해 상대적으로 큰 칩을 실장하는 고속 SRAM용 153 FC-BGA을 대상으로 2차 솔더접합부의 신뢰성을 평가하였다. 실험은 열사이클 시험에서 발생하는 단면과 양면 실장, 패키지 구조, 언더 필 재료, 기판의 종류와 두께, 솔더 볼의 크기에 따른 영향을 분석하였다. BT기판의 두께가 0.95mm에서 1.20mm로 증가하고, 낮은 영률 의 언더 필 재료에서 솔더접합부의 피로 수명이 30% 향상됨을 확인하였다. 또한 솔더 볼의 크기가 0.76 mm에서 0.89mm로 증가하면, 솔더접합부에서 균열에 대한 저항성은 2배 정도 증가하였다.

• Journal of Mechanical Science and Technology
• /
• 제18권9호
• /
• pp.1572-1581
• /
• 2004

The purposes of the paper are to apply the axiomatic design methodology to the design of PBGA package with polyimide coating under hygrothermal loading in the IR soldering process and to suggest more reliable design conditions by stress analysis. The analysis model is a 256-pin perimeter Plastic Ball Grid Array (PBGA) package with the polyimide coating surrounding chip and above surface of BT-substrate. The polyimide coating is suggested to depress the maximum stresses occurred on the stress concentration positions. The axiomatic design methodology is proved to be useful to find the more reliable design conditions for PBGA package. Finally, the optimal values of design variables to depress the stress in the PBGA package are obtained.

• 한국표면공학회지
• /
• 제36권2호
• /
• pp.214-225
• /
• 2003

Trends in microelectronics packages such as low cost, miniaturization, high performance, and high reliability made area array interconnecting technologies including flip chip, CSP (Chip Scale Package) and BGA (Ball Grid Array) mainstream technologies. Underfill technology is used for the reliability of the area array technologies, thus electronics packaging industry regards it as very important technology In this paper, the underfill technology is reviewed and the recent advances in the underfill technology including new processes and materials are introduced. These includes reworkable underfills, no-flow underfills, molded underfills and wafer - level - applied underfills.