• Tribology and Lubricants
• /
• 제36권6호
• /
• pp.365-370
• /
• 2020

Recently, additive manufacturing (AM) technology has been applied to various industries such as automotive, aviation, medical, and electronics. Most prior studies are limited to the mechanical properties of printed materials, and few studies are being conducted on their tribological characteristics. However, the friction and wear characteristics of the material should be studied in order to utilize the components manufactured using AM technology as mechanical parts. In this study, the friction and wear characteristics of acrylonitrile-butadiene-styrene (ABS)-like resin printed with stereo lithography apparatus (SLA) 3D printing are evaluated according to the viscosity of silicon oil lubricant using a ball-on-disk experiment. Lubricants with a viscosity of 500, 1000, and 2000 cSt are prepared for the experiment. If silicon oil lubricants are used during the ball-on-disk test, the coefficient of friction (COF) and wear rates are significantly reduced, and the higher the viscosity of the lubricant, the lower will be the COF and wear rates. It is also verified that the temperature of the specimen owing to friction also decreases according to the viscosity of the lubricant. This is because of the silicon oil film thickness, and the higher the viscosity of the lubricant, the thicker will be the oil film. More studies on the tribological characteristics of 3D printing materials and suitable lubricants will be required to use 3D printed parts as mechanical elements.

• 전기전자학회논문지
• /
• 제25권4호
• /
• pp.762-765
• /
• 2021

본 논문에서는 자동차의 위치 및 자세 추정에 사용되는 칼만 필터 가속기를 내장한 차량용 ECU(electronic control unit)를 설계하고 구현하였다. 프로세서 코어는 RISC-V를 사용하였으며 칼만 필터의 행렬 연산을 수행하는 가속기, 차량 내 통신에 사용되는 CAN(controller area network) 제어기, 센서 연결에 사용되는 LIN(local interconnect network) 제어기를 내장하였다. 칼만 필터 연산은 시간 업데이트와 측정 업데이트의 두 단계로 나뉘며 시간 업데이트 단계에서는 현재 상태변수와 오차 공분산을 예측하고 측정 업데이트 단계에서는 입력값을 받아 칼만 이득을 계산하여 값을 보정한다. 보통 소프트웨어에서는 곱셈에 부동소숫점 연산을 사용하지만 본 논문에서는 하드웨어 면적을 줄이기 위해 정밀도 분석을 고려한 고정소숫점 곱셈기를 사용하였다. 설계된 ECU는 Verilog HDL을 이용하여 검증하였으며 28nm 실리콘 공정으로 구현하였다. 28nm 실리콘 공정으로 구현하였을 때 동작 주파수는 100MHz, 면적은 0.37mm², 게이트 수는 76만 게이트였다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.614-621
• /
• 2022

본 논문은 CAN(Controller Area Network) 버스에서 해킹에 의한 공격을 탐지하기 위한 랜덤 포레스트 기반 칩입 감지 시스템(RIDS: Random Forest-Based Intrusion Detection)을 제안한다. RIDS는 CAN 버스에서 나타날 수 있는 전형적인 세 가지 공격, 즉 DoS(Denial of Service) 공격, Fuzzing 공격, Spoofing 공격을 탐지하며, 데이터 프레임 사이의 시간 간격과 그 편차, 페이로드끼리의 해밍 거리와 그 편차의 네 가지 파라미터를 사용하여 공격을 판단한다. RIDS는 메모리 중심 방식의 아키텍쳐를 가지며 노드의 정보를 메모리에 저장하여 사용하며 트리의 개수와 깊이만 조절하면 DoS 공격, Fuzzing 공격, Spoofing 공격을 모두 탐지할 수 있도록 확장이 용이한 구조로 설계되었다. 시뮬레이션 결과 RIDS는 정확도 0.9835, F1 점수 0.9545로 세 가지 공격을 효과적으로 탐지할 수 있었다.

• 전기전자학회논문지
• /
• 제26권4호
• /
• pp.553-559
• /
• 2022

본 논문에서는 cascode GaN FET의 하프 브릿지 구성에서 오실레이션 억제를 위한 RC 스너버 회로 설계 기술을 분석한다. 대표적인 WBG 소자인 cascode GaN FET는 우수한 고속 스위칭 특성이 우수하다. 다만, 이러한 고속 스위칭 특성으로 인하여 false turn-off 문제가 야기되며, 이를 억제하기 위해 RC 스너버 회로가 필수적이다. 따라서, 일반적으로 많이 사용되는 실험 기반의 선정 기법과 근궤적법을 이용한 분석 기법을 비교한다. 일반적인 방법의 경우 실험적 경험을 바탕으로 오실레이션 억제 성능이 만족될 때까지 지속적인 회로 변경이 필요하다. 하지만, 근궤적 기법의 경우 비진동 R-C 맵을 기반으로 초기값을 설정 할 수 있다. 이러한 설계 기술에 따른 성능을 비교하기 위해 모의실험과 실제 더블 펄스 회로 구성을 통한 실험을 진행하였다.

• 전기전자학회논문지
• /
• 제27권3호
• /
• pp.319-326
• /
• 2023

본 논문에서는 단상 전압 소스 인버터 (VSIs)의 강인한 출력 전압 제어를 위한 디지털 제어기 구현과 총 고조파 왜곡(T.H.D.v) 분석을 포함한 시뮬레이션 및 실험 결과를 제시한다. 일반적으로 VSI는 내부 루프의 전류 제어기에 비례 적분(PI) 제어기를 사용하고 외부 루프의 전압 제어기에 비례 공진 (PR) 제어기가 사용된다. 그러나, 비선형 부하에서 여전히 3차, 5차 및 7차와 같은 고차 고조파 왜곡이 발생한다. 따라서 본 논문에서는 고조파 왜곡을 억제하기 위해 홀수 고조파 주파수에 대한 공진 제어기를 포함한 비례 다중 공진 (PMR) 제어기를 제안한다. VSI 플랜트용 컨트롤러의 주파수 응답을 분석하고 PMR 컨트롤러를 설계합니다. 시뮬레이션을 통해 PI와 PMR을 전압 제어기로 사용할 때 출력 전압의 총 고조파 왜곡 특성을 비교 검증합니다. 선형 및 비선형 하중 조건이 모두 고려되었습니다. 마지막으로 PMR 제어기를 3kW급 VSIs 프로토 타입에 적용하여 그 유효성을 입증하였다.

• 마이크로전자및패키징학회지
• /
• 제30권1호
• /
• pp.42-48
• /
• 2023

최근 모바일, IoT, 차량 등의 많은 산업군에서 발생하는 다양한 종류의 신호 및 전력 요구가 증가함에 따라 그에 맞는 성능 향상과 소형화에 대한 요구가 높아지고 있는 상황이다. 이러한 추세에 따라 고성능의 칩이 필요해지고 이러한 칩을 패키징 할 수 있는 고급 패키지 기술의 개발 필요성이 높아지고 있는 상황이다. 이러한 상황에서 FOWLP 공정 기술은 이에 맞는 적합한 기술이며 이 공정에서의 부족한 점을 개선하기 위하여 사용되고 연구되고 있는 플라즈마 응용 기술들에 대하여 본 논문에서 알아보았으며 크게 4가지 부분으로 나누어 각 부분에서 사용되는 플라즈마 응용 기술들에 대한 소개와 연구 사례를 설명한다.

• 전기전자학회논문지
• /
• 제27권4호
• /
• pp.477-485
• /
• 2023

본 논문에서는 AC 리플이 리튬 이온 배터리의 수명에 미치는 영향을 실험적으로 분석한다. 에너지 저장 시스템(ESS)의 이용 효율을 높이기 위해 양방향 전력변환시스템(PCS)이 사용되며, 계통 연계 시 구조상 계통 주파수의 2배의 주파수를 갖는 전류 리플이 배터리에 인가되게 된다. 따라서, AC 리플이 Li-ion 배터리의 노화에 미치는 영향에 대해 분석하기 위해 DC 및 DC+AC 리플 사양의 충/방전 프로파일을 적용하여 노화 실험이 수행되었다. 실험 결과를 바탕으로 직류 내부 저항(DCIR), 증분 용량(IC), 표면 온도를 분석하였다. 결과적으로 AC 리플이 노화에 직접적으로 영향을 미치지 않으며 특정 주기 이 후 배터리 노화가 둔화되는 것을 확인하였다. 이러한 결과는 AC 리플이 발생하는 어플리케이션에서 전류 리플을 줄이기 위해 적용된 필터를 개선하는 데 도움이 될 수 있다.

• 전기전자학회논문지
• /
• 제27권4호
• /
• pp.683-686
• /
• 2023

본 논문에서는 차량 전자 시스템에서 소프트 에러와 공통 고장에 대응하기 위해 두 개의 코어를 지연 동작시킨 후 그 결과를 비교하는 D-DCLS(Delayed Dual Core Lock-Step) 프로세서를 설계하였다. D-DCLS는 어느 코어에서 에러가 발생했는지 알 수 없기 때문에 각 코어를 에러가 발생하기 이전 시점으로 되돌려야 하는데 파이프라인 스테이지 상의 모든 중간 계산값을 되돌리기 위해서는 복잡한 하드웨어 수정이 필요하다. 본 논문에서는 이를 쉽게 구현하기 위해 분기 명령어가 실행될 때마다 모든 레지스터 값을 버퍼에 저장해 두었다가 에러가 발생하면 저장된 레지스터 값을 복구한 후 'BX LR' 명령어를 수행하여 해당 분기 시점으로 자동 복구하도록 하였다. 제안하는 D-DCLS 프로세서를 Verilog HDL로 설계하여 에러가 감지되었을 때 자동으로 복구한 후 정상 동작하는 것을 확인하였다.

• 한국전자통신학회논문지
• /
• 제19권1호
• /
• pp.11-18
• /
• 2024

본 논문에서는 Chebyshev 다항식을 이용해서 차량용 근거리 레이다에서 사용하는 70GHz 대역 배열안테나를 최적 설계하였다. SRR(: Short Range Radar)에서는 근거리 내에 물표를 검출하면서 높은 FoV(: Field of View)를 확보하기 위한 빔폭과 낮은 SLL(: Side lobe level)을 가져야 한다. 최적 설계된 안테나는 76~81GHz에서 동작하며 안테나의 크기를 소형으로 하기 위해 12개의 패치를 직렬로 배열하여 구성하였고, 78GHz에서 SLL - 10dB이하, 안테나의 이득 15.4dB를 만족하고 빔폭 112.5o, 입력반사계수 -10dB이하의 성능을 갖는다. 본 논문에서는 Chebyshev 다항식을 이용해서 SRR을 위한 안테나의 설계를 진행하고 이를 기반으로 MRR과 LRR에 사용될 안테나 구조 설계를 위한 최적 설계법을 제시한다.

• 전기전자학회논문지
• /
• 제28권1호
• /
• pp.78-89
• /
• 2024

차량용 반도체에서 사용되는 BCD 공정 기반의 PMIC 칩은 아날로그 회로를 트리밍하기 위해 추가 마스크가 필요없는 MTP(Multi-Time Programmable) IP(Intellectual Property)를 요구한다. 본 논문에서는 저면적 MTP IP 설계를 위해 2개의 트랜지스터와 1개의 MOS 커패시터를 갖는 single poly EEPROM 셀인 MTP 셀에서 NCAP(NMOS Capacitor) 대신 PCAP(PMOS Capacitor)을 사용한 MTP 셀을 사용하여 MTP 셀 사이즈를 18.4% 정도 줄였다. 그리고 MTP IP 회로 설계 관점에서 MTP IP 설계의 CG 구동회로와 TG 구동회로에 2-stage voltage shifter 회로를 적용하였고, DC-DC 변환기 회로의 면적을 줄이기 위해 전하 펌핑 방식을 사용하는 VPP(=7.75V), VNN(=-7.75V)와 VNNL(=-2.5V) 전하 펌프 회로에서 각각의 전하 펌프마다 별도로 두고 있는 ring oscillator 회로를 하나만 둔 회로를 제안하였으며, VPPL(=2.5V)은 전하펌프 대신 voltage regulator 회로를 사용하는 방식을 제안하였다. 180nm BCD 공정 기반으로 설계된 4Kb MTP IP 사이즈는 0.493mm²이다.