• Title/Summary/Keyword: Array Design

검색결과 2,279건 처리시간 0.029초

STSAT-3 Main Payload, MIRIS Flight Model Developments

  • 한원용;이대희;박영식;정웅섭;이창희;문봉근;박성준;차상목;남욱원;박장현;이덕행;가능현;선광일;양순철;박종오;이승우;이형목
    • 천문학회보
    • /
    • 제35권1호
    • /
    • pp.40.1-40.1
    • /
    • 2010
  • The Main payload of the STSAT-3 (Korea Science & Technology Satellite-3), MIRIS (Multipurpose Infra-Red Imaging System) has been developed for last 3 years by KASI, and its Flight Model (FM) is now being developed as the final stage. All optical lenses and the opto-mechanical components of the FM have been completely fabricated with slight modifications that have been made to some components based on the Engineering Qualification Model (EQM) performances. The components of the telescope have been assembled and the test results show its optical performances are acceptable for required specifications in visual wavelength (@633 nm) at room temperature. The ensuing focal plane integration and focus test will be made soon using the vacuum chamber. The MIRIS mechanical structure of the EQM has been modified to develop FM according to the performance and environment test results. The filter-wheel module in the cryostat was newly designed with Finite Element Analysis (FEM) in order to compensate for the vibration stress in the launching conditions. Surface finishing of all components were also modified to implement the thermal model for the passive cooling technique. The FM electronics design has been completed for final fabrication process. Some minor modifications of the electronics boards were made based on EQM test performances. The ground calibration tests of MIRIS FM will be made with the science grade Teledyne PICNIC IR-array.

  • PDF

래치구조의 저면적 유한체 승산기 설계 (Design of a Small-Area Finite-Field Multiplier with only Latches)

  • 이광엽
    • 전기전자학회논문지
    • /
    • 제7권1호
    • /
    • pp.9-15
    • /
    • 2003
  • 본 논문은 암호화 장치 및 오류정정부호화 장치 등에서 핵심적으로 사용되고 있는 유한체승산기(finite-field multiplier)의 최적화된 구조를 제안한다. 제안된 구조는 LFSR(Linear Feedback Shift Register)구조를 갖는 유한체 승산기에서 소비전력과 회로면적을 최소화 하여 기존의 LFSR 구조를 바탕으로 하는 유한체 승산기에 비하여 효율적인 승산을 이루도록 한다. 기존의 LFSR 구조의 유한체 승산기는 m비트의 다항식을 승산 하는데 3${\cdot}$m개의 플립플롭(flip-flop)이 필요하다. 1개의 플립플롭은 2개의 래치(latch)로 구성되기 때문에 6${\cdot}$m개의 래치가 소요된다. 본 논문에서는 4${\cdot}$m개의 래치(m 개의 플립플롭과 2${\cdot}$m개의 래치)로 m 비트의 다항식을 승산 할 수 있는 유한체 승산기를 제안하였다. 본 논문의 유한체 승산기는 기존의 LFSR 구조의 유한체 승산기에 비하여 회로구현에 필요한 래치의 개수가 1/3(약 33%)이 감소하였다. 결과적으로 기존의 방법에 비하여 저 소비전력 및 저 면적의 유한체 승산기를 암호화 장치 및 오류정정부호화 장치 등에서 효과적으로 사용이 가능하다.

  • PDF

24 GHz 1Tx 2Rx FMCW 송수신기 설계 (Design of 24-GHz 1Tx 2Rx FMCW Transceiver)

  • 김태현;권오윤;김준성;박재현;김병성
    • 한국전자파학회논문지
    • /
    • 제29권10호
    • /
    • pp.758-765
    • /
    • 2018
  • 본 논문은 65-nm Complemetary Metal-Oxide-Semiconductor(CMOS) 공정으로 설계한 송신 1채널, 수신 2채널을 내장한 24 GHz 송수신 칩과 이 칩을 이용하여 제작한 24 GHz Frequency Modulated Continuous Wave(FMCW) 레이다 모듈을 제시한다. CMOS 송수신 칩은 14체배기, 저잡음 증폭기, 하향 변환 믹서, 전력 증폭기를 포함하고 있다. 송신 출력은 23.8~24.36 GHz 대역에서 10 dBm 이상이며, 위상 잡음은 1 MHz 오프셋에서 -97.3 dBc/Hz이다. 수신기는 25.2 dB의 변환 이득과 -31.7 dBm의 $P_{1dB}$를 갖는다. 송수신 칩은 모두 합해 295 mW를 소모하고 $1.63{\times}1.6mm^2$의 면적을 차지한다. 레이다 시스템은 FR4 기판과 저손실 듀로이드 기판을 적층하여, 저손실 기판위에 칩과 안테나 및 고주파 전송선을 배치하고, 바이어스 회로와 이득 블록, FMCW 신호 발생 블록은 FR4 기판에 집적하여 하나의 레이다 모듈을 구성하였다. 안테나는 패치 형태로 송신 안테나는 $4{\times}4$ 패치 안테나로 14.76 dBi의 안테나 이득을 수신 안테나는 $4{\times}2$ 패치 안테나로 11.77 dBi의 안테나 이득을 구현하였다. 코너 리플렉터를 사용하여 거리 및 방위각 탐지 실험을 수행하였고, 정상 동작을 확인하였다.

유방암진단에서의 단일광자검출을 위한 검출기 전단부의 설계와 성능평가 (Design of the Detector Head for Single Photon Detection in Breast Cancer Diagnosis and Its Performance Evaluation)

  • 김광현;조규성;정운관
    • Journal of Radiation Protection and Research
    • /
    • 제28권4호
    • /
    • pp.263-270
    • /
    • 2003
  • 유방암 진단에 필요한 감마카메라 검출전단부의 최적변수 유도와 유방암 진단조건 하에서의 평가를 위한 몬테카를로 모사를 수행하였다. 모사를 위해 픽셀화된 포토센서에 상응하는 $3mm{\times}3mm$의 구멍과 0.25 mm의 격막두께를 갖는 격자배열구조의 텅스텐 콜리메이터를 이용하였다. 최적변수를 도출하기 위해 검출전단부의 구성 요소를 변화시키면서 기하효율과 공간분해 능의 Trade-Offs 절차를 사용하였다. 최적화된 검출전단부의 사전 성능평가를 위해, 펜텀의 중앙부에 크기가 각기 다르며 콜리메이터 표면으로부터 25 mm 떨어져 있는 유방암이 있고 다른 장기들로부터 나오는 방사선원에 의한 백그라운드 계수를 고려하였다. 유방암의 실제 진단 조건 하에서는 최적화된 검출전단부의 성능이 유방암의 크기와 백그라운드 계수에 따라 저하될 수 있음을 보여 주었다. 따라서 유방암 크기를 변별하는 지표로 쓰이며 검출전단부의 특성에 종속적인 공간분해 능은 유방암의 조기 진단시에는 의미가 없다는 결론을 얻었다.

LED 조명기구에서 LED 칩 배치에 따른 광원 최적화 (LED Source Optimization for the LED Chip Array of the LED Luminaires)

  • 윤석범;장은영
    • 디지털융복합연구
    • /
    • 제14권4호
    • /
    • pp.419-424
    • /
    • 2016
  • 본 논문에서는 광학설계 프로그램을 이용하여 LED 광원의 위치 변화에 따른 배광분포에 대하여 연구하였다. 사용한 LED 조명기구는 엣지형의 LED 배열을 이용하였으며 반사판을 중심으로 도광판 및 확산판을 위와 아래에 배치한 구조이다. LED 칩을 반사판 에지 중심에서 위로 1mm, 2mm 및 3mm로 위치를 바꾸어 시뮬레이션 하였다. LED 칩이 중심에 위치한 경우는 전반확산 배광분포를 보였으며 2mm 이상에서는 효율 0.56의 반직접 배광 분포를 보였다. 3mm 위에 LED 칩을 위치시키면 0.31 효율을 갖는 직접 배광분포를 갖는 배광특성을 나타내었다. 도광판은 평면형 보다 칩 위치에서 밖으로 작아지는 쐐기형의 구조에서 더 좋은 효율을 나타내었다. 그리고 반사면에 반구형의 형상을 0.015mm 씩 증가시키며 방사 형태로 배치한 경우는 파워 1.02W, 효율 0.25, 최대광도 0.104W/sr로서 패턴을 형성하지 않은 경우보다 더 우수한 광 특성을 얻을 수 있었다.

원심모형시험을 통한 Piled Raft 기초의 지지력증가 특성 분석 (Analysis of Piled Raft Bearing Capacity Increase with Centrifuge Test)

  • 박동규;최규진;김동욱;정문경;이준환
    • 한국지반공학회논문집
    • /
    • 제28권8호
    • /
    • pp.43-53
    • /
    • 2012
  • 말뚝지지 전면기초는 무리말뚝 기초뿐만 아니라 전면기초까지도 연직력에 대하여 효과적으로 저항하기 때문에 지지력의 증가, 부등침하의 감소, 전체 침하량 억제 등의 장점이 있어 경제적인 기초형식으로 간주될 수 있다. 그러나 실제 말뚝지지 전면기초의 설계 및 설계 기준에 있어 전면기초의 지지력을 고려하고 있지 않기 때문에 전면 기초에 의한 지지력 증가 및 침하량 억제 효과는 고려되지 못하는 실정이다. 본 연구에서는 말뚝지지 전면기초의 거동특성을 분석하고 전면기초에 의한 지지력 증대효과를 정량화하기 위하여 원심모형시험을 수행하였다. 이를 위해 말뚝지지 전면기초, 무리말뚝기초, 전면기초, 단독 말뚝기초 등 각 기초형식에 대해 별도의 실험을 수행하였으며, 말뚝지지 전면기초의 지지력 특성 변화를 분석하고 다른 기초형식의 지지력 특성변화 분석 결과와 비교하였다.

광파장 이하 주기를 갖는 금속 격자형 컬러필터 (Color Filter Based on a Sub-wavelength Patterned Metal Grating)

  • 이홍식;윤여택;이상신;김상훈;이기동
    • 한국광학회지
    • /
    • 제18권6호
    • /
    • pp.383-388
    • /
    • 2007
  • 본 논문에서는 광파장 이하의 주기를 갖는 금속 격자형 가시광선 대역 컬러필터를 제안하고 구현하였다. 이 소자는 쿼츠 기판 위의 알루미늄 금속 층에 원형 홀이 2차원으로 배열된 격자로 구성되어 있다. 격자의 구조 파라미터 즉, 금속 박막 두께, 격자 주기, 홀 크기, 홀 구성 물질의 굴절률 등이 필터의 전달특성에 미치는 영향을 분석하여 소자를 설계하였다. 특히, 격자 홀을 구성하는 물질의 굴절률을 조절함으로써 필터의 특성을 최적화하고자 시도하였다. 본 논문에서는 전자빔 직접 기록 방식을 도입하여 두 개의 소자를 구현하였는데, 이들의 설계 파라미터를 살펴보면 격자 높이는 50 nm로 동일하며, 주기는 각각 340 nm와 260 nm였다. 측정된 결과를 살펴보면, 주기가 $\Lambda=340nm$인 소자의 경우에 중심파장은 680 nm이고 최대 투과율은 57%였으며, 주기가 $\Lambda=260nm$인 소자의 경우에는 중심파장이 550 nm이고 최대 투과율을 50%였다. 특히, 계산 결과를 통하여 격자 홀을 기판과 동일한 굴절률과 동일한 물질로 채움으로써 투과효율이 15% 이상 증가함을 확인하였다.

전류모드 CMOS에 의한 다치 가산기 및 승산기의 구현 (Implementation of Multiple-Valued Adder and Multiplier Using Current-Mode CMOS)

  • 성현경
    • 정보처리학회논문지A
    • /
    • 제11A권2호
    • /
    • pp.115-122
    • /
    • 2004
  • 본 논문에서는 전류모드 CMOS를 사용하여 다치 가산기 및 다치 승산기를 구현하였으며, 먼저 효과적인 집적회로 설계 이용성을 갖는 전류모드 CMOS를 사용하여 3치 T-게이트와 4치 T-게이트를 구현하였다. 구현된 다치 T-게이트를 조합하여 유한체 $GF(3^2)$의 2변수 3치 가산표와 승산표를 실현하는 회로를 구현하였으며, 이들 다치 T-게이트를 사용하여 유한체 $GF(4^2)$의 2변수 4치 가산표와 승산표를 실현하는 회로를 구현하였다. 또한, Spice 시뮬레이션을 통하여 이 회로들에 대한 동자특성을 보였다. 다치 가산기 및 승산기들은 $1.5\mutextrm{m}$ CMOS 표준 기술의 MOSFET 모델 LEVEL 3을 사용하였고, 단위전류는 $15\mutextrm{A}$로 하였으며, 전원전압은 3.3V를 사용하였다. 본 논문에서 구현한 전류모드 CMOS의 3치 가산기와 승산기, 4치 가산기와 승산기는 일정한 회선경로 선택의 규칙성, 간단성, 셀 배열에 의한 모듈성의 이점을 가지며 특히 차수 m이 증가하는 유한체의 두 다항식의 가산 및 승산에서 확장성을 가지므로 VLSI화 실현에 적합한 것으로 생각된다.

버섯재배사의 공조시스템 설계에 대한 연구 (A study on the design of air conditioning system in the mushroom cultivation greenhouse)

  • 류경진;손재환;한창우;나규동
    • 한국산학기술학회논문지
    • /
    • 제18권2호
    • /
    • pp.743-750
    • /
    • 2017
  • 온실에서 버섯을 재배할 때 균일한 온도 분포가 되도록 하는 것이 중요하다. 지하 공기를 이용하여 비닐 하우스, 버섯재배사에 일정 온도의 공기를 공급하며 균일하게 유지하게 한다. 버섯재배사 구조는 7단 4열의 다배열 균상들 사이의 공기 흐름을 원활히 하고 위, 아래 균상 간의 환경 차이를 방지한다. 0.5m/s의 속도로 유입되는 공기는 초기 내부온도 간의 차이에 따라 밀도 차에 따른 부력에 의한 효과 역시 무시할 수 없으며, 온실내의 유동 해석을 통해 적정 온도가 균등하게 분포하도록 FCU(Fan Coil Unit)와 Fan의 위치를 정해야 한다. 본 연구에서는 유동해석을 통해 FCU와 Fan으로 구성된 샌드위치 단열 패널형의 버섯재배사의 공조시스템을 설계할 수 있었다. 그리고 재배사 내부의 온도 및 유동 해석을 통해 FCU(유입구)와 Fan(출구)의 위치가 서로 다른 Case에서 유입되는 공기의 순환 경로가 길어지면서 비교적 균일한 온도분포를 갖는데 유리함을 알 수 있었다. 따라서 이러한 환경 개선을 통해 버섯의 생육 및 품질 균일성을 도모할 수 있었다.

Vertical PIP 커패시터를 이용한 MTP 메모리 IP 설계 (Design of MTP memory IP using vertical PIP capacitor)

  • 김영희;차재한;김홍주;이도규;하판봉;박무훈
    • 한국정보전자통신기술학회논문지
    • /
    • 제13권1호
    • /
    • pp.48-57
    • /
    • 2020
  • Wireless charger, USB type-C 등의 응용에서 사용되는 MCU는 추가 공정 마스크가 작으면서 셀 사이즈가 작은 MTP 메모리가 요구된다. 기존의 double poly EEPROM 셀은 사이즈가 작지만 3~5 장 정도의 추가 공정 마스크가 요구되고, FN 터널링 방식의 single poly EEPROM 셀은 셀 사이즈가 큰 단점이 있다. 본 논문에서는 vertical PIP 커패시터를 사용한 110nm MTP 셀을 제안하였다. 제안된 MTP 셀의 erase 동작은 FG와 EG 사이의 FN 터널링을 이용하였고 프로그램 동작은 CHEI 주입 방식을 사용하므로 MTP 셀 어레이의 PW을 공유하여 MTP 셀 사이즈를 1.09㎛2으로 줄였다. 한편 USB type-C 등의 응용에서 요구되는 MTP 메모리 IP는 2.5V ~ 5.5V의 넓은 전압 범위에서 동작하는 것이 필요하다. 그런데 VPP 전하펌프의 펌핑 전류는 VCC 전압이 최소인 2.5V일 때 가장 낮은 반면, 리플전압은 VCC 전압이 5.5V일 때 크게 나타난다. 그래서 본 논문에서는 VCC detector 회로를 사용하여 ON되는 전하펌프의 개수를 제어하여 VCC가 높아지더라도 펌핑 전류를 최대 474.6㎂로 억제하므로 SPICE 모의실험을 통해 VPP 리플 전압을 0.19V 이내로 줄였다.