• 전자공학회논문지B
• /
• 제33B권4호
• /
• pp.52-62
• /
• 1996

In this paper, a new continuous-time current-mode integrator as basic building block of the low-voltage analog current-mode active filters was proposed. Compared to the current-mode integrator which was proposed by Zele, the proposed current-mode integrator had higher unity gain frequency and output impedance in addition to lower power dissipation. And also, a current-mode third-order lowpass active filter was designed with the proposed current-mode integrator. The designed circuits were fabricated using the ORBIT's 1.2.mu.m double-poly double-metal CMOS n-well process. The experimental resutls of the active filter designed and fabricated for this research have shown that it has the performance of 44.5MHz cutoff frequency, 3.3mW power dissipation and the third-order active filter area was 0.12mm$^{2}$.

• 한국음향학회지
• /
• 제16권3호
• /
• pp.106-113
• /
• 1997

본 논문에서는 저전압 아날로그-디지털 혼성모드 신호처리를 위한 3V CMOS 연속시간 완전균형 적분기가 설계되었다. 설계된 완전균형 적분기의 기본구조는 NMOS와 PMOS 트랜지스터를 이용한 상보형 회로이며, 이러한 상보형 회로는 적분기의 트랜스컨덕턴스를 증가시킬수 있는 장점이 있다. 그리고 트랜스컨덕턴스의 증가는 적분기의 단위이득 주파수, 폴 그리고 영점을 증가시킨다. 소신호해석과 SPICE 시뮬레이션을 통해 기존의 적분기들과 비교하여 이러한 개선점들을 증명하였다. 0.8 3V CMOS CMOS 공정 파라미터를 이용하여 완전균형 상보형 적분기의 응용회로로서 3차 능동 지역통과 필터를 설계하였다.

• 대한전자공학회논문지
• /
• 제27권5호
• /
• pp.808-815
• /
• 1990

This paper treats with the design method for the single loop oversampled Sigma-Delta A/D converter with one delay and the digital integrator. Such an integrator was kgenerated by means of the bilinear transform of the analog integrator. The frequency spectrums of the quantizer and the decimator output signal are evaluated by FFT respectively. With the performance evaluation system, the values of SNR are obtained versus the input sinusoidal signal amplitude, frequency, the oversampling ratio, the DC-input level, the loop gain and the limitting value of the integrator. As compared with existing results, values of SNR versus the input signal amplitude and the oversampling ratio for the suggested system are about 6dB higher then previously reported results respectively. Furthermore, this approach achieves an about 60dB input dynamic range.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 추계학술대회 논문집 학회본부
• /
• pp.465-468
• /
• 1988

A n-well CMOS Operational Transconductance Amplifier -C(OTA-C) integrator with a wide linear input range is designed. The circuit designed has superior linearity of input voltage range compared with the conventional source-coupled pair OTA. The OTA developed in this paper is versatile in application: diverse applications are in the fields of linear amplifiers, continuous-time filters, gain control circuits, and analog multipliers, etc..

• 한국통신학회논문지
• /
• 제35권1C호
• /
• pp.77-86
• /
• 2010

본 논문에서는 간단한 형태의 적분기와 1-비트 ADC (Analog-to-Digital Converter)로 구성된 AFE (Analog Front End)를 사용하는 Noncoherent IR-UWB (Impulse Radio-Ultra Wide Band) 레인징 (Ranging) 시스템을 제시하고, 레인징 성능에 영향을 주는 AFE 특성에 대해 정의한다. 이 레인징 시스템에서 적분기는 단순히 수신된 신호의 에너지만을 축적하며, 다중 비트 ADC를 필요로 하는 Coherent IR-UWB 시스템과는 달리 1-비트 ADC를 사용하게 되므로, 시스템 구현 측면에서 현실적이고 매우 용이하다고 할 수 있다. 반면, Noncoherent 방식의 특성상 수신 신호를 단순히 제곱하여 적분하게 되므로, 잡음과 다중경로 페이딩 등의 채널 특성에 따라 레인징 정밀도는 큰 영향을 받게 된다. 그러나 이러한 현실적인 중요성에도 불구하고, 현재까지의 IR-UWB 레인징 시스템 연구에서는 AFE 특성 변화에 따른 성능 분석에 관한 결과는 거의 제시되지 않고 있다. 이에, 본 논문에서는 Noncoherent IR-UWB 레인징 시스템을 사용하는 경우 다양한 무선 채널 환경에서 AFE 특성 변화에 따른 레인징 성능을 분석한다. 또한 이를 통해 실제 UWB 하드웨어를 설계할 경우 규격 설정에 고려해야 할 파라미터들을 제시한다.

• 조명전기설비학회논문지
• /
• 제17권2호
• /
• pp.73-80
• /
• 2003

제안된 제어 기법은 아날로그 적분기의 적분시간이 적분기 입력전압의 크기에 반비례하는 원리를 이용하여 이 펄스 변조 스위칭 컨버터를 순시 추종 제어하는 방법을 제시한다. 제안된 제어 방법은 정주파수로 동작하며 제어 스위치가 턴 온 되는 시점에서 시작하여 턴 오프 되는 시간을 아날로그 적분기를 사용하여 계산한다. 전력 변환기의 스위칭 시간을 나타내는 듀티비는 스위칭 변수의 평균치에 의하여 결정되며 추종시간은 한 사이클 내에서 이루어진다. 정상 상태는 물론 과도 상태에서도 정확하게 지령치에 추종하며, 제어기는 제어 변수의 평균치와 제어 기준값을 보정하여 제어 오차가 제로가 되게 제어한다. 제안된 제어 방법은 벅 컨버터를 사용하여 실험하였으며 이를 통하여 실험 결과와 이론이 잘 일치하고 있음을 알 수 있었다.

• 대한전자공학회논문지
• /
• 제23권5호
• /
• pp.605-615
• /
• 1986

The phase-locked loop(PLL) is a communication receiver which operates as a coherent detector by continuously correcting the phase error. In this paper analysis for the Phase-error behavior of analog phase-locked loop (APLL) in the presence of additive white gaussian noise has been done theoretically and experimentally. A close form solution of the first-order loop is obtained and approximate solutions are derived for the second-order loops with RC, leadlag and perfect integrator filters. The perdormance of APLL's and their characteristics are also thoroughly investigated through experiments. In order to analyze the effect of the stochastic nature on nonlinear dynamics characteristics of the second order APLL, the phase error distribution and its variance have been obtained by using the Fokker-Planck equation. Theoretical results agree closely with those of experiment.

• 한국정보전자통신기술학회논문지
• /
• 제13권1호
• /
• pp.8-16
• /
• 2020

본 논문에서는 polymerase chain reaction (PCR) 응용에 적합한 저잡음 CMOS 이미지 센서에 사용되는 컬럼-패러럴 analog-to-digital converter (ADC) 어레이를 위한 cascaded-of-integrator feedforward (CIFF) 구조의 단일 비트 2차 델타-시그마 모듈레이터를 제안하였다. 제안된 모듈레이터는 CMOS 이미지 센서에 입사된 빛의 신호에 해당하는 픽셀 출력 전압을 디지털 신호로 변환시키는 컬럼-패러럴 ADC 어레이를 위해 하나의 픽셀 폭과 동일한 10㎛ 컬럼 폭 내에 2개의 스위치드 커패시터 적분기와 단일 비트 비교기로 구현하였다. 또한, 모든 컬럼의 모듈레이터를 동시에 구동하기 위한 주변 회로인 비중첩 클록 발생기 및 바이어스 회로를 구성하였다. 제안된 델타-시그마 모듈레이터는 110nm CMOS 공정으로 구현하였으며 12kHz 대역폭에 대해 418의 oversampling ratio (OSR)로 88.1dB의 signal-to-noise-and-distortion ratio (SNDR), 88.6dB의 spurious-free dynamic range (SFDR) 및 14.3비트의 effective-number-of-bits (ENOB)을 달성하였다. 델타 시그마 모듈레이터의 면적 및 전력 소비는 각각 970×10 ㎛2 및 248㎼이다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2002년도 춘계합동학술대회 논문집
• /
• pp.103-105
• /
• 2002

Instantaneous following PWM control technique is pulsed nonlinear dynamic control method. This new control technique using analog integrator is proposed to control the duty ratio D of Cuk converter. In this control method, the duty ratio of a switch is exactly equal to or proportional to the control reference in the steady state or in a transient. Proposed control method compensates power source perturbation in one switching cycle, and the average value of the dynamic reference in one switching cycle. There is no steady state error nor dynamic error between the control reference and the average value of the switched variable. Experiments with Cuk converter have demonstrated the robustness of the control method and verified theoretical prediction. The control method is very general and applicable to all type PWM.

• 산업기술연구
• /
• 제16권
• /
• pp.191-195
• /
• 1996

This paper deals with the tapped time delay circuit with SCF(Switched Capacitor Filters). This filter is composed of lossless discrete integrator and the SCF has 2-phase clocks. Experimental results have shown that telephone signals (0~4kHz) could be delayed in the range of sampling frequency 80kHz. But above the range, operational amplifiers and analog switchs have been difficult in the normal operating condition.