• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.837-840
• /
• 2007

최근에 모바일 환경에서도 PC 환경처럼 데이터 전송을 XML 문서를 이용하는 경우가 증가하고 있다. 그러나 모바일 환경에서 제한된 하드웨어 조건이나 현재 국내에서 활성화 되고 있는 모바일뱅킹 같은 서비스를 고려할 때 모바일 환경은 PC 환경보다 보다 높은 보안성을 요구하고 있다. 이에 본 논문에서는 모바일 환경에서 XML 문서의 암호화에 관련한 W3C 권고안의 요구사항에 맞추어 모바일 환경에서의 XML 문서 암호화 시스템을 설계 및 구현하였다. 본 시스템은 DES(Data Encryption Standard), Triple-DES, AES(Advanced Encryption Standard), SEED 및 RSA(Rivest Shamir Adleman) 알고리즘을 사용하였으며, 국내의 여러 무선 플랫폼이 공존하고 있는 현실을 고려하여 정부에서 추진하고 있는 무선 인터넷 표준인 WIPI 플랫폼에서 개발을 진행하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제34권11호
• /
• pp.581-588
• /
• 2007

디지털 저작권 관리 기법은 계산비용의 경감을 목적으로 컨텐츠 암호화를 위해 대칭 키 암호화 기법을 채택하였으며 데스크탑 환경에서는 강한 보안성과 적절한 암호화 속도를 가지는 AES를 주로 사용하고 있다. 그러나 낮은 성능의 프로세서와 제한된 전력환경에서 동작하는 모바일 기기에서는 더욱 낮은 계산 비용 실현과 에너지 소모 경감을 요구한다. 이에 본 논문에서는 모바일 기기에서 사용 가능한 효율적인 스트림 암호화 기법을 제안한다. 제안 기법은 의사 난수 생성기를 사용하여 원본 키 스트림을 생성한 다음 이에 동적 생성한 순열을 적용하여 확장 키 스트림을 생성한다. 확장 키 스트림을 평문과 논리 합하여 암호문을 생성한다. 순열을 이용하여 키 스트림 생성에 사용되는 의사 난수 생성기의 사용 횟수를 줄였기 때문에 일반 스트림 암호화 기법에 비해 멀티미디어 데이타의 암/복호화 속도가 빠르며 에너지 소모를 줄였다. 특히 제안 기법은 멀티미디어 파일의 임의 접근 시 일반 스트림 암호화 기법에 비해 약 2배의 속도향상을 보인다.

• 한국멀티미디어학회논문지
• /
• 제10권11호
• /
• pp.1417-1426
• /
• 2007

멀티미디어 콘텐츠를 보호하기 위해 연구되고 있는 방법 중에서 선택암호화(selective encryption) 방식은 멀티미디어 콘텐츠를 부분적으로 암호화하는 방법으로 AES와 같은 전통적인 암호방식을 적용하는 방법과 비교하여 보안성은 떨어지지만 높은 보안성을 요구하지 않는 멀티미디어 콘텐츠 응용 분야에 적용될 수 있다. 본 논문에서는 DPSS(discrete prolate spheroidal sequence)를 이용하여 영상의 대역폭(bandwidth) 확장 없이 영상을 스크램블하는 Van De Ville의 방식과 이에 대한 보안성을 검증한 Shujun Li의 연구를 기초로 하여 영상을 보다 안전하게 스크램블하기 위한 개선 방법을 제안하였다. 제안 방식은 비밀행렬 구성 시에 Hadamard 행렬 대신에 랜덤행렬을 이용하고, 통계적 특성과 비밀 행렬에 대한 예측에 의한 통계적 공격이나 기지평문총격에 대해 랜덤행렬을 가산하여 영상에 대한 랜덤성을 증가시켜 공격에 대한 보안성을 높이고자 하였다. 실험 결과들로부터 기존의 방법에 비해 각 공격에 대해 MAE(mean absolute error)의 값이 각각 25, 13, 80 이상 증가되어 보안성이 증자됨을 확인하였다. 또한 제안 방식은 워터마크 응용에 적용하여 접근 제어나 복사 제어에 적용할 수 있음을 제시하였다.

• 한국인터넷방송통신학회논문지
• /
• 제12권6호
• /
• pp.83-89
• /
• 2012

본 논문에서는 RFID 시스템에서 개인 정보보호를 위해 보안성이 강화된 인증 프로토콜의 설계를 제안한다. 제안된 방법에서는 AES(Advanced Encryption Standard) 암호 알고리듬을 기반으로 하여 3중 CRA(challenge response authentication) 방식을 사용한다. 또한, 개선된 인증 메카니즘의 실현을 위해 기존의 ISO/IEC 18000-3 표준을 수정한 3종류의 프로토콜 프레임 패킷 형식을 제안한다. 보안성 비교를 통하여 제안한 알고리듬이 보다 보안성이 강인함을 제시하였으며, 제안한 프로토콜의 검증을 위해 RFID Tag을 위한 디지털 Codec을 설계하였다. 설계된 Codec은 Verilog HDL을 사용하였고, Xilinx Virtex XCV400E device를 사용하여 합성을 수행하였다. 시뮬레이션 결과를 통하여 제안한 프로토콜이 안정성 향상과 함께 정확히 동작함을 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅲ
• /
• pp.1399-1402
• /
• 2003

Paul Hocker has developed new attacks based on the electric consumption of cryptographic device such as smartcard that performs cryptographic computation. Among those attacks, the Differential Power Analysis(DPA) is one of the most impressive and most difficult to avoid. By analysing the power dissipation of encryption in a device, the secret information inside can be deduced. This paper presents that Advanced Encryption Standard(AES) is highly vulnerable to DPA and readily leaks away all secret keys through the experimental results for DPA. After all, it is required an implementation of the AES algorithm that is not vulnerable to DPA. We also propose countermeasures that employ asynchronous circuit.

• Journal of Ubiquitous Convergence Technology
• /
• 제2권1호
• /
• pp.12-17
• /
• 2008

In this paper, the 128bit AES block cipher algorithm OCB (Offset Code Book) mode for privacy and authenticity of high speed packet data was efficiently designed in C language level and was optimized to support the required capacity of contents server using high performance DSP. It is known that OCB mode is about two times faster than CBC-MAC mode. As an experimental result, the encryption / decryption speed of the implemented block cipher was 308Mbps, 311 Mbps respectively at 1GHz clock speed, which is 50% faster than a general design with 3.5% more memory usage.

• 한국정보통신학회논문지
• /
• 제7권7호
• /
• pp.1478-1482
• /
• 2003

In this paper. Rijndael cipher algorithm is implemented by a hardware. It was selected as the AES(Advanced Encryption Standard) by NIST. It has structure that round operation divided into 2 subrounds and subrounds are pipelined to calculate efficiently. It takes 5 clocks for one-round. The AES-128 cipher algorithm is implemented for hardware by ALTERA FPGA, and, analyzed the performance. The AES-128 cipher algorithm has approximately 424 Mbps encryption rate for 166Mhz max clock frequency. In case of decryption, it has 363 Mbps decryption rate fu 142Mhz max clock frequency. In case of cipher core, it has 320Mbps encryptionㆍdecryption rate for 125Mhz max clock frequency.

• Journal of Multimedia Information System
• /
• 제8권1호
• /
• pp.45-56
• /
• 2021

This document traces the new technologies development based on a deep classical Hill method improvement. Based on the chaos, this improvement begins with the 256 element body construction, which is to replace the classic ring used by all encryption systems. In order to facilitate the application of algebraic operators on the pixels, two substitution tables will be created, the first represents the discrete logarithm, while the second represents the discrete exponential. At the same time, a large invertible matrix whose structure will be explained in detail will be the subject of the advanced classical Hill technique improvement. To eliminate any linearity, this matrix will be accompanied by dynamic vectors to install an affine transformation. The simulation of a large number of images of different sizes and formats checked by our algorithm ensures the robustness of our method.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2010년도 춘계학술발표대회
• /
• pp.198-201
• /
• 2010

본 논문은 현재 국내 외에서 활발히 연구개발이 진행되고 있는 지능형 교통시스템(ITS: Intelligent Transportation System)의 중요한 역할을 하게 되는 원격감시망의 교통감시 제어시스템을 Internet을 이용하여 개발하고 그에 따라 데이터 송 수신 시 발생할 수 있는 정보 보안의 취약점을 해소하기 위해 대칭암호 알고리즘인 AES(Advanced Encryption Standard) 알고리즘을 적용하였다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제16권4호
• /
• pp.470-480
• /
• 2016

The reversal of a silicon chip to find out its security structure is common and possible at the present time. Thanks to reversing, it is possible to use a probing attack to obtain useful information such as personal information or a cryptographic key. For this reason, security-related blocks such as DES (Data Encryption Standard), AES (Advanced Encryption Standard), and RSA (Rivest Shamir Adleman) engines should be located in the lower layer of the chip to guard against a probing attack; in this regard, the addition of a silicon-surface-protection layer onto the chip surface is a crucial protective measure. But, for manufacturers, the implementation of an additional silicon layer is burdensome, because the addition of just one layer to a chip significantly increases the overall production cost; furthermore, the chip size is increased due to the bulk of the secure logic part and routing area of the silicon protection layer. To resolve this issue, this paper proposes a practical silicon-surface-protection method using a metal layer that increases the security level of the chip while minimizing its size and cost. The proposed method uses a shift register for the alternation and variation of the metal-layer data, and the inter-connection area is removed to minimize the size and cost of the chip in a more extensive manner than related methods.