• 한국통신학회논문지
• /
• 제23권5호
• /
• pp.1184-1195
• /
• 1998

본 논문에서는 입력 버퍼링 스위치의 최대 수율 향상 방안으로서 제안되어진 다양한 성능 향상 방식들을 입력 버퍼와 스위칭 패브릭의 구조, 성능 향상 요인, 성능 한계 요인, 경합 중재 방식 그리고 최대 수율의 측면에서 비교 분석하며 특히 랜덤 트래픽과 버스티 트래픽 환경에서 각 방식들의 성능 우열 관계를 도출하고 그 원인 분석을 제시한다. 또한 각 방식들이 높은 수율을 얻기 위해 큰 성능 향상 인자가 요구되며 성능 향상 인자를 2로 했을 때 성능 향상이 두드러지나 3이상이면 성능향상 폭이 좁아진다는 점에 착안하여, 한 방식만 사용하지 않고 각 방식들을 결합하여 구성함으로써 구현의 용이성과 낮은 비용을 유지하면서 높은 성능을 얻을 수 있는 다양한 결합 구조를 제시하고 분석한다. 결합 구조로서 제안된 목적지별 큐잉 기반 입출력단 확장 구조는 출력단 그룹수를 2로 하고 출력단 확장을 2로 하는 경우 랜덤 트래픽과 버스티 트래픽 환경하에서 100%의 수율을 보여 적은 비용으로 출력 버퍼링 스위치의 성능을 얻을 수 있음을 확인하였다.

• 한국통신학회논문지
• /
• 제28권8A호
• /
• pp.569-580
• /
• 2003

다중 채널 스위치 구조의 중요한 이점 중의 하나는 스위치 내부의 장애에 대한 내성 (tolerance)을 스위치 구조에 결합시킬 수 있다는 것이다. 예를 들어 하나의 다중 채널 그룹에 속하는 경로에 장애가 있을 경우, 장애 경로로 통과했어야 하는 트래픽을 나머지 경로가 책임 질 수 있다. 또한 스위치 소자에 발생하는 장애는 ATM 셀(cell)의 잘못된 라우팅을 야기하거나 순서를 뒤바꾸게 할 수 있다. 본 논문에서는 다중 채널 크로스바(crossbar) ATM 스위치에서의 장애 위치 알고리즘을 제안하였다. 최적의 알고리즘은 시간적으로 최상의 성능을 보여주지만, 계산상으로는 복잡하여 결과적으로 실제 구현을 어렵게 만든다. 이러한 단점을 극복하기 위해 최적의 알고리즘보다 계산상으로 효율적인 온라인 알고리즘을 제안하였다. 성능은 시뮬레이션을 통해 검증하였으며 그 결과로서 온라인 알고리즘의 성능은 랜덤 (random) 트래픽 및 버스트한 (bursty) 트래픽에 대해 거의 최적에 가까운 성능을 보여 준다. 끝으로 장애 위치 확인 알고리즘에 의해 제공되는 정보를 이용한 장애 복구 알고리즘을 제안하였다.

• 인터넷정보학회논문지
• /
• 제3권5호
• /
• pp.9-17
• /
• 2002

본 논문에서 설계한 CSIX 모듈은 ATM, IP, MPLS, Ethernet과 같은 데이터 통신의 응용을 위해 트래픽 매니저와 스위칭 패브릭 사이의 표준화된 인터페이스 규격인 CSIX-L1(Common Swithch Interface-Level1)을 따른다. 이 모듈은 전달하고자 하는 데이터를 CSIX 정보 유닛인 CFrame으로 생성하고 수신측에서는 수신한 CFrame에서 데이터를 추출하는데 사용된다. CSIX 모듈은32, 64, 96, 128-bit interface를 지원하며, 가변길이의 CFrame 및 Idle CFrame을 생성하고, Padding byte를 생성하며, Vertical parity를 지원한다. Xilinx ISE 4.1i를 사용하여 전체적인 작업이 이루어 졌으며, 설계된 모듈에 대한 테스트를 수행한 후, Xilinx FPGA XCV1000EHQ240C 칩에 다운로드하여 기능을 검증하였다. 합성된 CSIX모듈은 27MHz에서 동작한다.

• 한국정보처리학회논문지
• /
• 제7권6호
• /
• pp.1941-1948
• /
• 2000

Multistage interconnection networks (MINs) have been recognized as an efficient interconnection network for high-performance computer systems and also have been recently identified to be effective for a switching fabric of new communication structures - gigabit ethernet switch, terabit router, and ATM (asynchronous transfer mode). While lots of models analyzing the performance of MINs have been proposed, they are either inaccurate or, even if accurate, very complex for the analysis. In this paper, we propose an extremely simple mode for evaluating the multibuffered MIN with small clock cycles based on the approximation approach. Comprehensive computer simulation shows that the proposed model is very accurate in terms of the throughput and mean delay. Furthermore, it significantly reduces the computing overhead due to its simplicity.