• 한국전자파학회논문지
• /
• 제12권7호
• /
• pp.1147-1156
• /
• 2001

본 논문에서는 레이다 수신신호의 거리 및 방위 방항 데이터의 위상 연속성을 유지하면서 프로세서간의 데이터 전송량을 최소화하는 레이다 신호처리기 구조를 제안하였다. 이는 레이다 기능 알고리듬의 추가나 운용 시나리오 변경 등에 의한 하드웨어 재구성이나 확장이 용이한 다중 DSP 구조의 프로그램 가능한 레이다 신호처리기 이다. 기능 알고리듬 수행 및 신호처리 결과 데이터 전송 소요시간을 측정하여 병열 분산처리 가능한 타스크 구조로 신호처리기를 설계함으로써, 레이다의 기능 알고리듬 수행시 프로세서간 데이터 교환을 필요없게 하였다. 레이다 신호처리기를 구현하기 위하여 아날로그 디바이스사의 ADSP-21060 프로세서가 탑재된 스리트럼사의 Morocco-2 보드와 병렬처리 소프트웨어 개발 도구인 APEX-3.2를 이용하였다.

• 전자공학회논문지SC
• /
• 제40권3호
• /
• pp.93-98
• /
• 2003

디지털 신호처리기에 대한 성능향상과 더불어 레이더 펄스 압축기 또한 디지털 처리방식이 점점 일반화 되어가고 있다. 디지털 펄스압축기는 FIR(finite impulse response) 필터 알고리즘을 이용한 시간영역 처리방식 또는 FFT(fast Fourier transform) 알고리즘을 이용한 주파수영역 처리방식으로 구현될 수 있다. 본 논문에서는 다중 DSP(digital signal processor)론 이용하여 확장성이 용이한 디지털 펄스압축기를 구성하고, 아날로그 디바이스사의 ADSP-21060을 적용하여 수신 거리 셀 및 FIR 필터 탭(tap) 수에 따른 펄스압축 연산시간을 E-언어와 어셈블리 언어로 시간영역에서 비교·분석하였다. 분석결과를 적용함으로써, 레이더의 시스템 파라미터가 정해지는 경우 펄스압축기 구성에 소요되는 DSP 수를 쉽게 예측할 수 있음을 확인하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 Ⅳ
• /
• pp.2196-2199
• /
• 2003

With the development of digital signal processor(DSP), digital pulse compressor (DPC) is commonly used in radar systems. A DPC is implemented by using finite impulse response(FIR) filter algorithm in time domain or fast Fourier transform(FFT) algorithm in frequency domain. This paper compares the computation complexity tot these two methods and calculates boundary Fm filter taps that determine which of the two methods is better based on computation amount. Also, it shows that the boundary FIR filter taps for DSP, ADSP21060, and those for computation complexity have similar characteristic.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2006년도 춘계학술발표논문집
• /
• pp.397-400
• /
• 2006

본 논문에서는 DSP를 이용하여 코히어런트 레이더에 사용될 수 있는 확장성이 용이한 디지털 펄스 압축기를 시간영역에서 설계하고 그 내용을 분석하였다. 수신 거리 셀 및 FIR 필터 탭(tap) 수에 따른 펄스압축 연산시간을 ADSP21060을 사용하여서 분석함으로써, 설계하고자하는 레이더 시스템 요구 파라미터 들이 정해지는 경우 펄스압축기 구성에 소요되는 DSP의 수행 기능과 소요 수를 쉽게 예측할 수 있도록 운용특성을 분석하였다.

• 전자공학회논문지SC
• /
• 제40권5호
• /
• pp.333-340
• /
• 2003

도플러 처리(Doppler processing) 기능은 잔류(residue) 클러터(clutter)의 제거뿐만 아니라 위상정합누적(coherent integration)을 수행하므로, 펄스 도플러 레이더에 있어서 가장 핵심적인 역할을 수행한다. 디지털 신호처리기(DSP : digital signal processor)의 성능향상과 더불어 DSP를 이용한 구현이 점점 일반화 되어가고 있다. 도플러 처리기가 입력신호를 실시간으로 처리하기 위해서는, 다중 DSP를 이용한 병렬처리 개념이 일반적으로 사용되어야 한다. 본 논문에서는 아날로그 디바이스사의 ADSP21060 8개를 탑재한 Morocco-2 보드를 사용하여 MTI(moving target indicator)필터, 도플러 필터뱅크(DFB : Doppler filter bank) 및 제곱검출기(square-law detector) 등으로 구성된 프로그램 가능한 구조의 도플러 처리기를 구성하였다. 위상정합처리구간(CPI : coherent processing interval) 동안 수신된 입력데이터의 분배(distribution)시간, 출력데이터의 전송(transfer)시간 및 알고리즘 수행에 소요되는 연산시간 등을 수식으로 표현하여, 전체 처리시간과 도플러 처리기 구현에 소요되는 DSP의 수를 예측하였다. 또한 레이더 운용에 필요한 각종 타이밍신호 및 모의 표적신호를 발생할 수 있는 TSG(timing signal generator)를 이용하여 도플러 처리기의 실시간 연산기능을 확인하였다.