Journal of the Institute of Electronics Engineers of Korea SC (전자공학회논문지SC)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

The Design of Expansible Digital Pulse Compressor Using Digital Signal Processors

DSP를 이용한 확장 가능한 디지털 펄스압축기 설계

  • Published : 2003.05.01
Download PDF
⟨ Previous Next ⟩

Abstract

With the improvement of digital signal processors, digital pulse compressor(DPC) is widely used in radar systems. The DPC can be implemented by using FIR filter algorithm in time domain or FFT algorithm in frequency domain. This paper designs an expansible DPC using multiple DSPs. With ADSP-21060 of Analog Devices Inc., the computation time as a function of the number of received range cells and FIR filter tap is compared and analyzed in time domain using C-language and assembly language. therefore, when radar system parameters are determined, the number of DSP's required to implement DPC can be easily estimated.

디지털 신호처리기에 대한 성능향상과 더불어 레이더 펄스 압축기 또한 디지털 처리방식이 점점 일반화 되어가고 있다. 디지털 펄스압축기는 FIR(finite impulse response) 필터 알고리즘을 이용한 시간영역 처리방식 또는 FFT(fast Fourier transform) 알고리즘을 이용한 주파수영역 처리방식으로 구현될 수 있다. 본 논문에서는 다중 DSP(digital signal processor)론 이용하여 확장성이 용이한 디지털 펄스압축기를 구성하고, 아날로그 디바이스사의 ADSP-21060을 적용하여 수신 거리 셀 및 FIR 필터 탭(tap) 수에 따른 펄스압축 연산시간을 E-언어와 어셈블리 언어로 시간영역에서 비교·분석하였다. 분석결과를 적용함으로써, 레이더의 시스템 파라미터가 정해지는 경우 펄스압축기 구성에 소요되는 DSP 수를 쉽게 예측할 수 있음을 확인하였다.

Keywords

References

  1. D. Cutis Schleher. Electronic Warfare in the Information Age, Artech House, Norwood, MA, pp. 202-213, 1999
  2. Stephen To et al., 'Digital Implementation Issues in a Pulse Compression Radar System,' Information, Decision and Control, IDC-99, Proceedings https://doi.org/10.1109/IDC.1999.754149
  3. Ren Peihong, 'A Kind of High-Speed Real-Time Digital Pulse Compressor Implemented in Time Domain,' Radar, 2001 CIE International Conference on, Proceedings, pp. 966-969, 2001 https://doi.org/10.1109/ICR.2001.984871
  4. Teng Long and Erke Mao, 'High-Speed Real-Time Digital Rader Processor : Design and Implementation,' Rader, 2001 CIE International Conference on, Proceedings, pp. 987-991, 2001
  5. J. Villasenor and B. Hutchings, 'The Flexibility of Configurable Computing,' IEEE Signal Processing Magazine, Vol 15, No 5, pp. 67-84, 1998 https://doi.org/10.1109/79.708541
  6. J. Tulodziecki, 'The Application of Parallel DSP Architectures to Radar Signal Processing,' Multiprocessor DSP-Applications, Algorithms and Architectures, IEE Colloquium on, 1995, pp. 5/1-5/7, 1995 https://doi.org/10.1049/ic:19950778
  7. 'ADSP-2106X SHARCTM User's Manaual,' Analog Devices, Inc., 2nd Edition, 1997