• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2008년도 하계종합학술대회
• /
• pp.609-610
• /
• 2008

In this paper, a 110 dB, 1.024 MHz fourth-order single-loop Delta-Sigma sigma modulator has been presented with an over-sampling ratio of 128 and an overload factor of -6 dB for a bandwidth of 4 kHz. In particular, this ${\Sigma}-{\Delta}$ modulator is well suited for high accuracy measure systems. The whole modulator consumes only 3-mW from a single 3.3V supply in a $0.35-{\mu}m$ CMOS technology.

• Current Optics and Photonics
• /
• 제7권1호
• /
• pp.73-82
• /
• 2023

In this study, we demonstrate ultrahigh-resolution spectral-domain optical coherence tomography with a 200-kHz line rate using a superluminescent diode with a -3-dB bandwidth of 100 nm at 849 nm. To increase the line rate, a subset of the total number of camera pixels is used. In addition, a partial-spectrum detection method is used to obtain OCT images within an imaging depth of 2.1 mm while maintaining ultrahigh axial resolution. The partially detected spectrum has a flat-topped intensity profile, and side lobes occur after fast Fourier transformation. Consequently, we propose and apply the super-Gaussian window function as a new window function, to reduce the side lobes and obtain a result that is close to that of the axial-resolution condition with no window function applied. Upon application of the super-Gaussian window function, the result is close to the ultrahigh axial resolution of 4.2 ㎛ in air, corresponding to 3.1 ㎛ in tissue (n = 1.35).

• 대한전자공학회논문지TC
• /
• 제37권3호
• /
• pp.49-57
• /
• 2000

본 연구에서는 집중정수형 아이솔레이터를 산란행렬을 이용하여 해석 및 설계하고, 설계된 최적 파라메타 를 이용하여 1.7650Hz 대역의 PCS 단말기용 소형 아이솔레이터를 제작하고 시험하였다. 7.Ox7.Ox2.3㎣ 의 크기로 구현된 아이솔레이터의 전력 Isolation S/sub 12/는 중심주파수에서 약 29.95 dB 이상으로 측정되었으며, 삽입손실 S/sub 21/특성은 30MHz 동작 대역폭 내에서 약 0.35 dB 이하의 손실을 나타내었다. 입출력단 반 사계수 5/sub 11/ 및 5/sub 22/는 동작대역폭 내에서 -19 dB로 측정되어 구현된 제품이 기존의 제품에 비해 우수한 성 능 특성을 지니고 있음을 알 수 있었다.

• 대한전자공학회논문지SD
• /
• 제49권8호
• /
• pp.22-26
• /
• 2012

본 논문에서는 0.18um CMOS(1P4M) 공정을 이용하여 HDMI용 액티브 광케이블에 적합한 채널당 2.5-Gb/s의 동작 속도를 갖는 광 수신기를 구현하였다. 광 수신기는 차동 증폭구조를 가지는 트랜스임피던스 증폭기, 5개의 증폭단을 갖는 리미팅 증폭기, 출력 버퍼단으로 구성된다. 트랜스임피던스 증폭기는 피드백 저항을 가진 인버터 입력구조로 구현함으로써 낮은 잡음지수와 작은 전력소모를 갖도록 설계하였다. 연이은 차동구조 증폭기 및 출력 버퍼단을 통해 전체 전압이득을 증가하였고, 리미팅 증폭단과의 연동을 용이하게 했다. 리미팅 증폭기는 다섯 단의 증폭단과 출력 버퍼단, 옵셋 제거 회로단으로 이루어져 있다. 시뮬레이션 결과, 제안한 광 수신기는 $91dB{\Omega}$ 트랜스임피던스 이득, 1.55 GHz 대역폭(입력단 0.32 pF의 포토다이오드 커패시턴스 포함), 16 pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, 및 -21.6 dBm 민감도 ($10^{-12}$ BER)를 갖는다. 또한, DC 시뮬레이션 결과, 1.8-V의 전원전압에서 총 40 mW의 전력을 소모한다. 제작한 칩은 패드를 포함하여 $1.35{\times}2.46mm^2$의 면적을 갖는다. optical eye-diagram 측정 결과, 2.5-Gb/s 동작속도에서 크고 깨끗한 eye-diagram을 보인다.

• 한국전기전자재료학회논문지
• /
• 제24권4호
• /
• pp.319-324
• /
• 2011

This paper dealt with a partial discharge (PD) detection method for insulation diagnosis in cast-resin transformers. To detect PD pulse, a planar-capacitive probe was designed and fabricated. The probe has no insulation problem and can be installed on cast-resin transformers even in operation since it does not connect with high voltage conductor. The PD measurement system consists of the capacitive probe, a coupling network of 100 [kHz] low-cutoff frequency, and an amplifier with a gain of 40 [dB] and a frequency bandwidth of 500 [Hz]~45 [MHz]. A plane-needle and a plane-plane electrode system were fabricated to simulate insulation defects in a cast-resin transformer. Sensitivity of the PD measurement system, which is evaluated by a standard calibrator was 0.35 [mV/pC] for positive and 0.45 [mV/pC] for negative, respectively. The PD detection by the capacitive probe was less sensitive than that by a coupling capacitor according to IEC 60270, but we could analyze the magnitude and the phase distribution of PD pulse.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2005년도 종합학술발표회 논문집 Vol.15 No.1
• /
• pp.371-374
• /
• 2005

This paper presents the design and fabrication of a cost effective and broad band 8$\times$8 stacked patch array antenna which are backed by a metal cavity operating at 400Hz based on 4 layers LTCC technology. Gain of antenna can be enhanced by using a metal cavity, which can be easily implemented by using LTCC substrates and vias. The broadband performance can be obtained by varying the dimension of patch and the number of layers. Furthermore, to keep the feeding network as smal1 as possible and reduce radiation from feeding network a mirrored patch orientation and embedded micro strip line are adopted, The fabricated antenna is $40\times45\times0.4$ $mm^3$in size. It shows gain 20.4dBi, beam width 10.7deg and impedance bandwidth of l0dE return loss 3.35GHz (40.9$\sim$44.25 GHz), which is about 8% of a center frequency.

• 한국전기전자재료학회논문지
• /
• 제35권4호
• /
• pp.353-358
• /
• 2022

Bulky iron-core potential transformers (PT) are installed in a tank of gas insulated switchgears (GIS) for a system voltage measurement in power substations. In this paper, we studied an electronic voltage transformer (EVT) embedded in a spacer for miniaturization, eco-friendliness, and performance improvement of GIS. The prototype EVT consists of a capacitive probe (CP) that can be embedded in a spacer and a voltage Follower with a high input and a low output impedance. The CP was fabricated in the form of a Flexible-PCB to acquire the insulation performance and to withstand vibration and shock during operation. Voltage ratio of the prototype EVT is about 42,270, and the frequency bandwidth of -3 dB ranges from 0.33 Hz to 3.9 MHz. The voltage ratio error evaluated at about 6%, 12% and 18% of the rated voltage of 170 kV was 0.32%, and the phase error was 12.9 minutes. These results were within the accuracy for the class 0.5 specified in IEC 60044-7 and satisfy even in ranges from 80% to 120% of the rated voltage. If the prototype EVT replaces the conventional iron-core potential transformer, it is expected that the height of the GIS could be reduced by 11% and the amount of SF₆ will be reduced by at least 10%.

• 전자공학회논문지
• /
• 제53권2호
• /
• pp.27-35
• /
• 2016

본 논문에서는 위상고정루프를 이용한 낮은 지터 성능을 갖는 스마트 오디오 디바이스용 이중출력 주파수 합성기를 제안하였다. 제안하는 주파수 합성기는 1.8 V 동부 $0.18-{\mu}m$ CMOS 공정을 이용하여 설계하였다. 다양한 오디오 샘플링 주파수를 출력하기 위해 3차 시그마-델타 모듈레이션을 이용하여 fraction-N 디바이더를 설계하였다. 오디오 반도체에서 요구되는 낮은 지터 성능을 만족 시키기 위해 인-밴드 잡음을 분석, 최적화 하였다. $0.6mm^2$의 칩 사이즈를 가지고 0.6 MHz-200 MHz의 출력 주파수를 갖는다. 모든 모드에서 측정된 지터는 11.4 ps-21.6 ps 이다.

• Journal of electromagnetic engineering and science
• /
• 제14권2호
• /
• pp.61-67
• /
• 2014

This paper presents a zero-IF CMOS RF receiver, which supports three channel bandwidths of 5/10/40MHz for LTE-Advanced systems. The receiver operates at IMT-band of 2,500 to 2,690MHz. The simulated noise figure of the overall receiver is 1.6 dB at 7MHz (7.5 dB at 7.5 kHz). The receiver is composed of two parts: an RF front-end and a baseband circuit. In the RF front-end, a RF input signal is amplified by a low noise amplifier and $G_m$ with configurable gain steps (41/35/29/23 dB) with optimized noise and linearity performances for a wide dynamic range. The proposed baseband circuit provides a -1 dB cutoff frequency of up to 40MHz using a proposed wideband OP-amp, which has a phase margin of $77^{\circ}$ and an unit-gain bandwidth of 2.04 GHz. The proposed zero-IF CMOS RF receiver has been implemented in $0.13-{\mu}m$ CMOS technology and consumes 116 (for high gain mode)/106 (for low gain mode) mA from a 1.2 V supply voltage. The measurement of a fabricated chip for a 10-MHz 3G LTE input signal with 16-QAM shows more than 8.3 dB of minimum signal-to-noise ratio, while receiving the input channel power from -88 to -12 dBm.

• 대한전자공학회논문지SD
• /
• 제46권9호
• /
• pp.58-67
• /
• 2009

본 논문에서는 높은 대역폭과 넓은 동적 영역을 갖는 DVB-S2를 위한 새로운 디지털 이득 제어 시스템을 제안하였다. DVB-S2 시스템의 PAPR은 매우 크며, 요구되는 정착 시간은 매우 작기 때문에 일반적인 폐-루프 아날로그 이득 제어 방식은 사용할 수 없다. 정확한 이득 제어와 기저 대역 모뎀과의 직접적인 인터페이스를 위해서 디지털 이득 제어가 필요하다. 또한 아날로그 이득 제어 방식에 비해 정착 시간과 공정, 전압, 온도 값의 변화에 둔감한 이점을 갖는다. 본 논문에서는 세밀한 해상도와 넓은 이득 영역을 갖기 위해서 AGC 시스템 및 구성회로를 제안하였다. 이 시스템은 높은 대역폭의 디지털 VGA와 넓은 파워 범위를 가진 RMS 검출기, 저 전력의 SAR 타입 ADC, 그리고 디지털 이득 제어기로 구성되어 있다. 파워 소모와 칩면적을 줄이기 위해 한 개의 SAR 타입 ADC를 사용했으며, ADC 입력은 4개의 파워 검출기를 사용하여 시간 축 상에서 인터리빙 방식으로 구현하였다. 모의실험 및 측정 결과는 제안하는 AGC 시스템의 이득 에러가 $10{\mu}s$ 내에서, 0.25 dB보다 낮은 것을 보여주고 있다. 전체 칩은 $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였다. 제안된 IF AGC 시스템의 측정 결과는 0.25 dB의 해상도와 80 dB의 이득 범위, 8 nV/$\sqrt{Hz}$의 입력 기준 잡음, $IIP_3$는 5 dBm, 전력 소모는 60 mW임을 보여주고 있다. 파워검출기는 100 MHz 입력에서 35 dB의 동적 영역을 갖는다.