• 한국정보과학회논문지:시스템및이론
• /
• 제31권1_2호
• /
• pp.112-117
• /
• 2004

본 논문에서는 유한 체 $GF(2^m)$상에서 셀룰라 오토마타 (Cellular Automata)의 구조에 적합한 곱셈기 구조를 제안한다. 제안된 LSB 우선 곱셈 구조는 AOP(All One Polynomial)를 기약 다항식으로 사용하며, m＋1의 지연시간과 $ 1-D_{AND}＋1-D{XOR}$의 임계경로를 갖는다. 특히 정규성, 모듈성, 병렬성을 가지기 때문에 VLSI구현에 효율적이고 나눗셈기, 지수기 및 역원기를 설계하는 데 기본 구조로 사용될 수 있다 또한, 이 구조는 유한 체 상에서 Diffie-Hellman 키 교환 프로토콜, 디지털 서명 알고리즘, 및 ElGamal 암호화와 같이 잘 알려진 공개키 정보 보호 서비스를 위한 기본 구조로 사용될 수 있다.

• 한국컴퓨터정보학회논문지
• /
• 제18권2호
• /
• pp.9-17
• /
• 2013

본 논문에서는 유한체 GF($2^m$)상에서 모든 항에 0이 아닌 계수가 존재하는 기약 다항식을 이용한 두 다항식에 대한 승산 알고리즘을 제시하였으며, 제시된 승산 알고리즘을 이용하여 고속의 병렬 입-출력 모듈구조의 승산기를 설계하였다. 제시한 승산기의 구성은 $m^2$개의 동일한 기본 셀들로 설계되었으며, 제시한 기본 셀은 2입력 XOR 게이트와 2입력 AND 게이트로 구성하였다. 셀에 래치를 사용하지 않았으므로 회로가 간단하며, 셀당 지연시간이 $D_A+D_X$이다. 본 연구에서 제안한 승산기는 규칙성과 셀 배열에 의한 모듈성을 가지므로 m이 큰 회로의 확장이 용이하며 VLSI회로 실현에 적합할 것이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (1)
• /
• pp.709-711
• /
• 2001

본 논문에서는 유한 확대 체 GF($^{m}$ )상에서 셀룰라 오토마타를 이용한 곱셈기 구조를 제안한다. 제안된 구조는 기약 다항식으로 AOP(All One Polynomial)의 특성을 사용하고 LSB방식으로 곱셈 연산을 수행한다. 제안된 곱셈기는 지연시간으로 m+1을 갖는 임계경로로는 1- $D_{AND}$+1- $D_{XOR}$를 갖는다. 특히 구조가 정규성, 모듈성, 병렬성을 가지기 때문에 VLSI구현에 효율적이다.적이다.

• 정보보호학회논문지
• /
• 제11권1호
• /
• pp.35-42
• /
• 2001

GF(q)상의 원시다항식은 스크램블러, 에러정정 부호 및 복호기, 난수 발생기 그리고 스트림 암호기 등 여러 분야에 걸쳐 많이 사용되고 있다. GF(q)상의 원시다항식을 생성하는 효율적인 알고리즘이 A.D. Porto에 의하여 제안되었으며, 그 알고리즘은 한 원시다항식을 이용하여 다른 원시다항식을 구하는 방법을 반복 사용하여 원시다항식 수열을 생성하는 방법이다. 이 논문에서는 A.D. Porto가 제안한 알고리즘을 개선한 알고리즘을 제안하였다. A.D. Porto의 알고리즘의 running time은 O($\textrm{km}^2$)이고, 개선된 알고리즘 running time은 O(w(m+k))이다. 여기서 k는 gcd(k,$q^m$-1)이 다. m차 원시다항식을 구하고자 할 때 k, m>>1 조건에서는 개선된 알고리즘을 사용하는 것이 효율적이다.

• 한국통신학회논문지
• /
• 제35권4C호
• /
• pp.337-342
• /
• 2010

본 논문에서는 GF($2^m$) 상에서 새로운 저복잡도 디지트병렬/비트직렬 곱셈기를 제안한다. 제안된 곱셈기는 GF($2^m$)의 다항식기저에서 동작하며, D 클럭 사이클마다 곱셈의 결과를 출력한다. 여기에서 D는 임의로 선택할 수 있는 디지트의 크기이다. 디지트병렬/비트직렬 곱셈기는 기존의 비트직렬 곱셈기 보다는 짧은 지연시간에 곱셈 의 결과를 얻을 수 있고, 비트병렬 곱셈기 보다는 적은 하드웨어로 구현할 수 있다. 따라서 회로의 복잡도와 지연 시간 사이에 적절한 절충을 꾀할 수 있는 장점을 가지고 있다. 그러나 기존의 디지트병렬/비트직렬 곱셈기는 속도 를 향상시키기 위하여 더 많은 하드웨어를 사용하였다. 본 논문에서는 하드웨어 복잡도를 낮춘 새로운 디지트병렬 /비트직렬 곱셈기를 설계한다.

• 한국항행학회논문지
• /
• 제14권5호
• /
• pp.710-717
• /
• 2010

Quaternary 논리에서 생성 가능한 1-qudit(1-variable quantum digit) 함수는 총 256개가 존재하지만 이들 중에서 가장 유용한 것은 "0,1,2,3"의 치환에 의해 $Ax^C$+D(GF4)형의 QGFSOP 표현이 가능한 24개이다. 본 논문에서는 24개 1-qudit 함수들의 $Ax^C$+D(GF4) 연산에서 피연산자인 피승수 A와 피기수 D를 다단 종속된 치환리터럴의 제어인자로 사용하는 치환리터럴(Permutational Literals, PL) 표현과 QPL(Quaternary PL) gate를 제안하였다. 그리고 상호치환 'ab', 가산 '+D', 그리고 승산 'xA'과 같은 세 개의 PL 연산자를 사용하여 QGFSOP 표현된 24개 (1-qudit) 함수를 합성하기 위한 PL 합성법을 제안하였다. 끝으로 PL 합성법을 실현하기 위한 $Ax^C$+D(GF4) 구조와 연산회로 및 CMOS 실현 방법을 제시하였다.

• 한국식품과학회지
• /
• 제31권2호
• /
• pp.448-457
• /
• 1999

Citrus류 과실은 독특한 풍미와 영양적 가치로 인하여 전 세계적으로 널리 섭취되고 있다. 막을 이용한 과육 주스 가공시 혼탁 유발 물질을 제거하는 동시에 유기산, 당, ascorbic acid와 같은 주요 성분의 손실을 최소화하는 것이 중요하다. 본 연구에서는 감귤 주스 청징화에 가장 적합한 미세여과 막을 선정하기 위하여 surface filter인 Whatman No.4와 다섯 종류의 미세여과 막(GF/A, GF/D, GF/F, Gelman, SM)을 사용하였다. 과육에 3배의 물을 혼합한 감귤 주스를 170 mesh로 거른 후 미세여과 막이 장착된 Samduck 여과 시스템에서 막 분리하였다. 시간에 따른 flux와 HPLC로 분석한 여액내 유용성분 함량을 SAS 프로그램으로 통계처리하여 최적막을 선정하였으며 막 표면에 침착된 물질은 SEM으로 관찰하였다. 유의수준 0.10에서 시간 경과에 따라 GF/A와 GF/F 막의 flux는 감소하였으며 Gelman, SM, GF/D 막은 안정한 flux를 유지하였다. Citrate, malate 및 ascorbic acid의 농도로 대변되는 영약적 지표와 brix와 색도로 대변되는 구매 지표를 합한 종합적인 점수는 Gelman 막이 가장 높았다. 따라서, 미세여과법이 청징화시 매우 효과적인 공정이었으며 세공의 크기와 막 재질이 다양한 미세여과 막중 Gelman 막이 감귤 주스 청징화에 가장 적합한 막으로 판명되었다.

• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.45-52
• /
• 2002

본 논문에서는 유한체 GF(2$^{m}$ )상의 $AB^2$연산을 위해 AOP(All One Polynomial)에 기반한 새로운 MSB(most significant bit) 알고리즘을 제안하고, 제안한 알고리즘에 기반하여 두 가지 병렬 세미시스톨릭 어레이를 설계한다. 제안된 구조들은 표준기저에 기반하고 기약다항식으로는 계수가 모두 1인 m차의 기약다항식 AOP를 사용한다. 먼저, 병렬 세미시스톨릭 어레이(PSM)는 각 셀 당 $D_{AND2^+}D_{XOR2}$의 임계경로를 갖고 m+1의 지연시간을 가진다. 두 번째 구조인 변형된 병렬 세미시스톨릭 어레이(PSM)는 각 셀 당 $D_{XOR2}$의 임계경로를 갖지만 지연시간은 PSM과 같다. 제안된 두 구조 PSM과 MPSM은 지연시간과 임계경로 면에서 기존의 구조보다 효율적이다. 제안된 구조는 $GF(2^m)$ 상에서 효율적인 나눗셈기, 지수기 및 역원기를 설계하는데 기본 구조로 사용될 수 있다. 또한 구조 자체가 정규성, 모듈성, 병렬성을 가지기 때문에 VLSI구현에 효율적이다. 더욱이 제안된 구조는 유한체 상에서 지수 연산을 필요로 하는 Diffie-Hellman 키 교환 방식, 디지털 서명 알고리즘과 ElGamal 암호화 방식과 같은 알고리즘을 위한 기본 구조로 사용될 수 있다. 이러한 알고리즘을 응용해서 타원 곡선(Elliptic Curve)에 기초한 암호화시스템(Cryptosystem)의 구현에 사용될 수 있다.

• 전자공학회논문지CI
• /
• 제43권1호
• /
• pp.1-8
• /
• 2006

본 논문은 의사난수발생기로 사용할 수 있는 산술 시프트 레지스터(ASR, Arithmetic Shift Register)를 제안한다. 산술 시프트 레지스터는 $GF(2^n)$상에서 0이 아닌 초기 값에 0 또는 1이 아닌 임의의 수 D를 곱하는 수열로 정의한다. 그리고 이를 본 논문에서는 ASR-D로 표현한다. $GF(2^n)$상에서 $'D^k=1'$ 되는 t가 $'t=2^n-1'$로 유일하게 되는 비복원다항식이 ASR-D의 특성다항식이며, ASR-D의 주기는 $'2^n-1'$로 최대주기를 가진다 갈로이 선형 궤환 시프트 레지스터는 $ASR-2^{-1}$에 해당한다. 그러므로 제안하는 산술 시프트 레지스터는 갈로이 선형 제환 시프트 레지스터를 일반화한 것이다. $GF(2^n)$상의 ASR-D의 선형복잡도는 $'n{\leq}LC{\leq}\frac{n^2+n}{2}'$으로 종래의 선형 궤환 시프트 레지스터와 비교하여 안정도가 높다. 제안한 산술 시프트 레지스터의 소프트웨어 구현은 종래의 선형 제환 시프트 레지스터에 비하여 효율적이며, 하드웨어 복잡도는 동일하다. 제안한 산술 시프트 레지스터는 종래의 선형 제환 시프트 레지스터와 같이 암호, 오류수정부호, 몬테카를로 적분, 데이터통신 등 여러 분야에서 폭 넓게 사용될 수 있다.

• 정보처리학회논문지A
• /
• 제15A권3호
• /
• pp.161-166
• /
• 2008

본 논문에서는 유한체 GF($2^m$)상의 다항식 기저를 이용한 디지트 시리얼 시스톨릭 곱셈기를 제안한다. 제안된 곱셈기는 MSD(Most Significant Digit) 우선 곱셈 알고리즘에 기반하며, 연속적인 입력 데이터에 대해 "m/D" 클럭 사이클마다 곱셈 결과를 출력한다. 여기서 D는 선택된 디지트 크기이다. 기존에 제안된 구조들은 선형의존성 때문에 디지트 크기 D가 증가하면 최대 처리기 지연시간 역시 선형으로 증가하지만 제안된 곱셈기는 이진트리 형태의 내부 구조를 가지기 때문에 D에 대해 로그단위로 증가한다. 따라서 제안된 구조는 기존에 제안된 디지트 시리얼 시스톨릭 곱셈기에 비해 계산지연시간을 상당히 감소시킨다. 뿐만 아니라 제안된 곱셈기는 높은 규칙성, 모듈성, 단방향 신호 흐름의 특성을 가지기 때문에 VLSI 구현에 매우 적합하다.