• 한국통신학회논문지
• /
• 제40권10호
• /
• pp.1922-1930
• /
• 2015

본고에서는 초고주파 대역에서의 무선 전력 포집 성능을 검증할 수 있는 테스트 시스템의 구성과 특성을 나타내었다. 개발된 무선 전력 포집 테스트 시스템은 900 MHz와 2.4 GHz 대역을 이용한 전력 전송과 데이터 통신 시스템뿐만이 아니라 2.4 GHz 대역에서의 전력 전송 및 데이터 통신 성능 평가가 가능하며, 효율적인 전력 포집 알고리즘 개발에 적합하도록 개발 되었다.

• 한국통신학회논문지
• /
• 제29권10A호
• /
• pp.1223-1229
• /
• 2004

본 논문에서 ETRI 0.5$\mu\textrm{m}$ MESFET 라이브러리 공정을 이용하여 동작 주파수 5GHz대 저전압구동 가변이득 저잡음 증폭기 MMIC를 설계 및 제작하였다. 이 저잡음 증폭기는 HIPERLAN/2의 Adaptive Antenna Arrays와 함께 사용할 수 있도록 이득조절이 가능하도록 설계하였다. 가변이득 저잡음 증폭기는 2단 캐스케이드 구조이며, 게이트전압에 따라 채널저항이 제어되는 증가형 MESFET과 저항으로 구성된 부귀환 회로를 제안하였다. 제작된 가변이득 저잡음 증폭기의 측정값은 $V_{DD}$ =1.5V, $V_{GG1}$=0.4V, $V_{GG2}$=0.5V일때 5.5GHz의 중심 주파수, 14.7dB의 소신호 이득, 10.6dB의 입력 반사손실, 10.7dB의 출력 반사손실, 14.4dB의 가변이득, 그리고 잡음지수 2.98dB이다. 또한, 가변이득 저잡음 증폭기는 -19.7dBm의 입력 PldB, -10dBm의 IIP3, 52.6dB의 SFBR, 그리고 9.5mW의 전력을 소비한다.다.다.

• 대한전자공학회논문지SD
• /
• 제49권8호
• /
• pp.22-26
• /
• 2012

본 논문에서는 0.18um CMOS(1P4M) 공정을 이용하여 HDMI용 액티브 광케이블에 적합한 채널당 2.5-Gb/s의 동작 속도를 갖는 광 수신기를 구현하였다. 광 수신기는 차동 증폭구조를 가지는 트랜스임피던스 증폭기, 5개의 증폭단을 갖는 리미팅 증폭기, 출력 버퍼단으로 구성된다. 트랜스임피던스 증폭기는 피드백 저항을 가진 인버터 입력구조로 구현함으로써 낮은 잡음지수와 작은 전력소모를 갖도록 설계하였다. 연이은 차동구조 증폭기 및 출력 버퍼단을 통해 전체 전압이득을 증가하였고, 리미팅 증폭단과의 연동을 용이하게 했다. 리미팅 증폭기는 다섯 단의 증폭단과 출력 버퍼단, 옵셋 제거 회로단으로 이루어져 있다. 시뮬레이션 결과, 제안한 광 수신기는 $91dB{\Omega}$ 트랜스임피던스 이득, 1.55 GHz 대역폭(입력단 0.32 pF의 포토다이오드 커패시턴스 포함), 16 pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, 및 -21.6 dBm 민감도 ($10^{-12}$ BER)를 갖는다. 또한, DC 시뮬레이션 결과, 1.8-V의 전원전압에서 총 40 mW의 전력을 소모한다. 제작한 칩은 패드를 포함하여 $1.35{\times}2.46mm^2$의 면적을 갖는다. optical eye-diagram 측정 결과, 2.5-Gb/s 동작속도에서 크고 깨끗한 eye-diagram을 보인다.

• 전기전자학회논문지
• /
• 제14권4호
• /
• pp.257-262
• /
• 2010

본 논문에서는 5.25 GHz에서 넓은 이득 제어범위를 갖는 저전력 가변 이득 프론트-엔드를 설계하였다. 넓은 이득 제어범위를 갖기 위해, 제안된 저잡음 증폭에서는 가변이득 증폭기의 소스에 p-타입 트랜지스터를 연결하였다. 이 방법을 통해 증폭기의 바이어스 전류와 소스 임피던스를 동시에 조절할 수 있었다. 따라서 제안된 저잡음 증폭기는 넓은 이득 제어범위를 갖는다. 믹서에서는 입력 트랜스컨덕턴스단으로 p-타입 트랜지스터를 사용한 폴디드 구조가 제안되었다. 이 구조에서 믹서는 작은 공급 전압에서 각 단에 필요한 만큼의 전류만 흘려주기 때문에 저전력에서도 작동을 할 수 있다. 제안된 프론트-엔드는 최대 33.2 dB의 이득과 17 dB의 넓은 이득 제어범위를 갖는다. 이 때, 잡음지수와 IIP3는 각각 4.8 dB, -8.5 dBm을 갖는다. 이러한 동작을 하는 동안, 제안된 회로는 최대 이득상태에서 7.1 mW, 최소 이득상태에서 2.6 mW의 적은 전력을 소비한다. 시뮬레이션 결과는 TSMC $0.18\;{\mu}m$ CMOS 공정에서 Cadence를 이용하여 얻어졌다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2000년도 종합학술발표회 논문집 Vol.10 No.1
• /
• pp.197-201
• /
• 2000

In this paper, a MMIC(Monolithic Microwave Integrated Circuit) broadband drive amplifier for wireless communication system has designed using active feedback method. The MMIC brodband amplifier was designed using 0.5$\mu\textrm{m}$ MESFET of ETRI library. Simulation results show that gain is 22 dB, and gain flatness ${\pm}$1 dB. Maximum output power 15 dBm and noise figure 2.5 dB in bandwidth 500 MHz ～3.0 GHz. The MMIC Broadband amplifer's chip area is 14mm${\times}$1.4mm.

• ETRI Journal
• /
• 제42권6호
• /
• pp.943-950
• /
• 2020

We propose 8.2-GHz band radar RFICs for an 8 × 8 phased-array frequency-modulated continuous-wave receiver developed using 65-nm CMOS technology. This receiver panel is constructed using a multichip solution comprising fabricated 2 × 2 low-noise amplifier phase-shifter (LNA-PS) chips and a 4ch RX front-end chip. The LNA-PS chip has a novel phase-shifter circuit for low-voltage operation, novel active single-to-differential/differential-to-single circuits, and a current-mode combiner to utilize a small area. The LNA-PS chip shows a power gain range of 5 dB to 20 dB per channel with gain control and a single-channel NF of 6.4 dB at maximum gain. The measured result of the chip shows 6-bit phase states with a 0.35° RMS phase error. The input P1 dB of the chip is approximately -27.5 dBm at high gain and is enough to cover the highest input power from the TX-to-RX leakage in the radar system. The gain range of the 4ch RX front-end chip is 9 dB to 30 dB per channel. The LNA-PS chip consumes 82 mA, and the 4ch RX front-end chip consumes 97 mA from a 1.2 V supply voltage. The chip sizes of the 2 × 2 LNA-PS and the 4ch RX front end are 2.39 mm × 1.3 mm and 2.42 mm × 1.62 mm, respectively.

• 한국광학회지
• /
• 제10권1호
• /
• pp.58-63
• /
• 1999

광반도체 증폭기를 이용하여 $1.5\mu\textrm{m}$파장 영역에서 발전하는 조화 모드 록킹된 10GHz 고리형 반도체-광섬유 레이저를 구현하였다. 레이저 펄스폭은 13~18ps이고, 파장 선폭은 0.4~0.6nm이며, 양으로 주파수 처핑되었다. 2km 길이의 표준단일 모드 광섬우를 이용하여 4dBm의 평균 출력을 갖는 레이저 펄스를 광섬유의 군분산 보상에 의해 펄스폭을 최대 6.8ps까지 압축시켰다.

• 전자공학회논문지SC
• /
• 제44권2호
• /
• pp.32-38
• /
• 2007

본 논문은 Doherty 증폭기의 높은 효율을 유지하면서 선형성을 개선하기 위해 아날로그 전치왜곡기를 가진 Doherty 증폭기를 보여준다. 3차 전치왜곡기는 전치왜곡기와 Doherty 증폭기에서 3차와 5차 혼변조 성분이 이루는 위상차를 같게 만들어 3차뿐만 아니라 5차 혼변조 왜곡신호를 동시에 상쇄시킨다. 이것은 전치왜곡기에서 위상조절 왜곡발생기를 이용하여 3차와 5차의 위상차를 독립적으로 조절함으로서 이루어진다. 또한, 간단하고 정확한 위상 측정 장치를 이용하여 왜곡발생기의 위상조절 능력을 실험적으로 확인한다. 실험적인 검증을 위해, 3차 전치왜곡기는 2.11-2.17 GHz의 WCDMA 대역에서 180-W Doherty 증폭기와 구현된다. 투톤 실험결과는 3차와 5차 혼변조 왜곡성분이 크게 상쇄될 수 있음을 보여준다. 또한, 4-carrier WCDMA 응용에서도 넓은 출력 범위에서 상당한 ACLR이 개선된다. 이 기법은 간단한 구조, 작은 크기, 세 가지의 조절 파라미터 때문에 가격 효율적이며 편리하다.

• 한국전자파학회논문지
• /
• 제11권1호
• /
• pp.84-92
• /
• 2000

2.4 GHz 대역 WLL 단말기용 GaAs MESFET MMIC 송신기를 설계하고 제작하였다. 설계된 송신기는 이중 평형 능동형 혼합기와 전압 부궤환 구조를 갖는 2단 구동증폭기로 구성하였다. 특히, 한 쌍의 소스 접지-게이트 접지(Common-Source. Common -Gate: CSCG) 구조를 사용하여 IF 입력 선호의 비대칭성으로 인한 동작영역 감소를 보상하였다. 또한 MESFET의 단자간 위상 특성을 이용하여 국부 발진기(La) 신호의 누설 전력을 억제 하였다. 제작된 칩의 크기는 $0.75\times1.75 mm^2$이었고 측정 결과 2.7 V. 55.2 mA에서 386 dB의 변환이득. 11.6 dBm 의 출력$P_{idB}$ 구동증폭기의 RF 출력 -5dBm에서 - 31.5 dBc의 IMD3의 특성을 얻었다. 따라서 제작된 송신기는 WLL 단말기에 적용 가능하다.

• 대한전자공학회논문지SD
• /
• 제44권12호
• /
• pp.77-84
• /
• 2007

본 논문에서는 $0.18{\mu}m$ CMOS 공정을 이용하여 서브샘플링 직접변환방식 RF 수신기용을 위한 광대역 저잡음 증폭기를 구현하였다. 인버터-형태의 트랜스임피던스 입력단과 3차의 Chebyshev 매칭네트워크를 사용함으로써, 제안한 광대역 저잡음 증폭기 회로는 5.35GHz의 대역폭, $12\sim18dB$의 전력이득, $6.9\sim10.8dB$의 NF, 대역폭 내에서의 -10dB 이하의 입력 임피던스 매칭과 -24dB 이하의 출력 임피던스 매칭을 얻었다. 제작한 칩은 1.8V 단일 전원전압으로 부터 32.4mW의 전력소모를 가지며, $0.56\times1.0mm^2$의 칩 사이즈를 갖는다.