• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.271-274
• /
• 2000

This paper reports a very fast lookup scheme for Optical IP racket forwarding. A LD by derived Pattern Generartor generate a optical IP Packet encapsulated by any header of level1 and level2. A high speed Lookup scheme for a forwarding has been implemented by EEPLD with tiny SRAMs for optical internetworking. With SRAM of a 10㎱ access time and ～400kB , the Lookup scheme has achieved very high speed lookup time about 100㎱ for 2 memory accesses

• 전자공학회논문지C
• /
• 제35C권2호
• /
• pp.1-9
• /
• 1998

To achieve high performance in VLIW processors, they must exploit the parallelism on application programs. Data dependency makes it difficult to find the instruction-level parallelism. Among the three kinds of data dependency, true dependency causes RAW(Read After Wirte) hazards that occur most frequently in VILW processors. Forwarding is a widely used technique to reduce the performance degradation caused by RAW hazards. However, forwarding requires too much area of the chip when it is applied to VLIW processors. In this paper, static forwarding is proposed to reduce the hardware cost of forwarding circuits. It needs an extended compiler to detect RAW hazards and control the proposed forwarding scheme via instruction. And it uses the modified register file to shrink the area of forwarding path. VLIW Processor Model is also designed to verify static forwarding. This paper describes the operation of static forwarding and the comparison with the conventional forwarding.

• Journal of Communications and Networks
• /
• 제4권2호
• /
• pp.148-157
• /
• 2002

This paper investigates schemes to improve TCP performance in multipath forwarding networks. In multipath routing, packets to the same destination are sent to multiple next-hops in either packet-level or flow-level forwarding mode. Effective bandwidth is increased since we can utilize unused capacity of multiple paths to the destination. In packet-level multipath forwarding networks, TCP performance may not be enhanced due to frequent out-of-order segment arrivals at the receiver because of different delays among paths. To overcome this problem, we propose simple TCP modifications. At the sender, the fast retransmission threshold is adjusted taking the number of paths into consideration. At the receiver, the delayed acknowledgment scheme is modified such that an acknowledgment for an out-of-order segment arrival is delayed in the same way for the in-order one. The number of unnecessary retransmissions and congestion window reductions is diminished, which is verified by extensive simulations. In flow-level multipath forwarding networks, hashing is used at routers to select outgoing link of a packet. Here, we show by simulations that TCP performance is increased in proportion to the number of paths regardless of delay differences.

• 정보처리학회논문지C
• /
• 제9C권1호
• /
• pp.141-148
• /
• 2002

본 논문은 분산 QoS라우팅 방식 상에서 라우터에 존재하는 라우팅 테이블 정보 단계에 따른 여러 가지 라우팅 성능을 연구하고자 한다. 기존의 플러딩(Flooding) 방식과 최근 제안된 2-level 포워딩 방식에 대해 살펴보고, 논문에서 제안하는 Implicit 3-level 방식과의 성능을 비교하기로 한다. 성능 항목으로는 분산 QoS 라우팅 방식에 의해 나타나는 메시지 오버헤드와 라우터에서 유지하는 라우팅 테이블 정보의 정확성을 나타내는 경로 설정 성공률, 연결 설정 실패율, 네트워크 이용률 등을 들 수 있다. 결과적으로 라우팅 테이블 정보의 단계가 높을수록 메시지 오버헤드는 낮지만 정보의 부정확성 때문에 나머지 항목에서는 낮은 성능을 보이고 있다.

• 한국정보과학회논문지:정보통신
• /
• 제28권2호
• /
• pp.262-276
• /
• 2001

최근들어 특별한 하드웨어나 새 프로토콜의 도움없이 고속 라우터의 포워딩 검색을 지원하는 포워딩 테이블에 대한 연구가 다양하게 진행되고 있다. 본 논문에서는 소프트웨어를 기반으로 일반적인 펜티엄 프로세서에서 기가비트급 포워딩 검색을 지원할 수 있는 새포워딩 테이블 자료구조를 제시한다. 포워딩 검색은 테이블의 크기에 비례해서 복잡도가 증가하는 라우터 성능의 병목지점으로 알려져 있다. 기존의 소프트웨어를 기반으로 하는 포워딩 검색 연구들은 포워딩 테이블 자료구조로 패트리샤 트라이와 그 변형을 이용하거나 프리픽스 길이를 키로 해서 함수를 구성하는 방법등을 사용하여 왔다. 본 논문에서 제안된 포워딩 테이블 자료구조는 라우팅 테이블의 프리픽스를 완전이진 트라이로 구성한후 트라이의 구조와 각 노드별로 링크 되어있는 라우팅 테이블 포인터 정보를 비트열로 표현하여 포워딩테이블을 구성한다. 트라이의 구조와 라우팅 프리픽스 포인터 정보는 배열이나 링크드-리스트로 표현하면 대량의 저장공간을 필요로하지만 제안된 자료구조에서는 각 정보가 하나의 비트로 표현되므로 작은 저장공간으로 충분하며 또한 트라이를 중간 레벨에서부터 검색할 수 있는 방법을 라우팅 테이블을 펜티엄 프로세서의 L2 캐쉬에 저장할 수 있는 작은 크기로 압축하고 검색경로를 단축함으로써 일반적인 펜티엄 프로세서를 이용하여 고속의 포워딩 엔진을 구현할 수 있음을 보여준다. 제안된 방법의 성능을 평가하기 위해서 실제 라우팅 테이블을 대상으로 실험한 결과 초당 5.7백만 번의 라우팅검색성능을 기록하였다.

• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제11권2호
• /
• pp.846-864
• /
• 2017

Software Defined Network (SDN) realizes management and control over the underlying forwarding device, along with acquisition and analysis of network topology and flow characters through south bridge protocol. Data path Identification (DPID) is the unique identity for managing the underlying device, so forged DPID can be used to attack the link of underlying forwarding devices, as well as carry out DoS over the upper-level controller. This paper proposes a dynamic defense method based on Client-Puzzle model, in which the controller achieves dynamic management over requests from forwarding devices through generating questions with multi-level difficulty. This method can rapidly reduce network load, and at the same time separate attack flow from legal flow, enabling the controller to provide continuous service for legal visit. We conduct experiments on open-source SDN controllers like Fluid and Ryu, the result of which verifies feasibility of this defense method. The experimental result also shows that when cost of controller and forwarding device increases by about 2%-5%, the cost of attacker's CPU increases by near 90%, which greatly raises the attack difficulty for attackers.

• 한국통신학회논문지
• /
• 제27권11C호
• /
• pp.1164-1170
• /
• 2002

ACE2000 MPLS시스템에서 MPLS 정합모듈은 ATM 정합모듈과 패킷 포워딩을 수행하는 HFMA(High performance Forwarding Engine and VC Merging board Assembly)모듈로 구성된다. MPLS 정합모듈에서 물리층으로 입력되는 셀은 HFMA의 송신 SAR칩(RSAR)에서 패킷으로 조립된 후 IP룩업 제어기에서 패킷 포워딩을 수행한다. 포워딩된 패킷은 ATM 계층으로 전달되기 위해 수신 SAR칩(TSAR)에서 셀로 다시 세그먼트된 후 ATM 셀 스위치로 전송하기 위해 ALMA(ATM Layer Module Assembly)로 전달된다. MPLS 정합모듈을 ATM 정합보듈로 이용할 때, ALMA는 직접 물리층 보드와 UTOPIA Leve12 인터페이스로 연결되며, 이때 ALMA는 Master Mode로 동작하게 된다 또한 MPLS 정합모듈에서 HFMA TSAR도 Master Mode로 동작하게 된다. 따라서 2개의 Master 모드 사이에서 인터페이스 역할을 수행할 수 있는 Slave 모드의 UTOPIA-L2 Controller가 요구된다. 본 논문에서는 Multi-Ports를 지원할 수 있는 UTOPIA-L2 Controller의 구조 및 셀 제어방법에 대해 고찰해본다.

• 한국정보과학회논문지:정보통신
• /
• 제30권2호
• /
• pp.282-292
• /
• 2003

본 논문은 IPv4와 IPv6을 지원하는 라우터에서 기가비트의 속도로 포워딩 검색을 수행하는 효율적인 포워딩 테이블 구조를 제안한다. 포워딩 검색은 최장 프리픽스 일치검색, LPM(Longest Prefix Matching)의 복잡도가 포워딩 테이블 및 주소크기에 따라 증가하여 라우터 성능의 병목지점으로 알려져 있다. 포워딩 검색의 고속화를 위해 본 논문에서는 빈번한 메모리 접근을 최소화할 수 있는 BMT(Bit-Map Trie) 자료구조를 소개한다. BMT 포워딩 검색은 필요한 모든 검색연산이 캐쉬에 저장된 소형 인덱스 테이블에서만 발생한다. 포워딩 테이블의 트라이로부터 소형 인덱스 테이블을 구축하기 위해서 BMT는 차일드(child) 노드 포인터와 포워딩 테이블 엔트리에 대한 포인터를 각각 한 비트로 표현하는 비트-맵을 구성한다. 또한 IPv6와 같이 주소길이가 증가하면 트라이의 깊이가 깊어져서 전통적인 트라이 검색속도가 느려지는 문제점을 해결하기 위해서 BMT에서는 검색을 시작할 적절한 트라이의 레벨을 결정하는 이진검색 알고리즘을 사용한다. 실험 결과 BMT는 IPv4 백본 라우팅 테이블을 펜티엄-II 프로세서의 L2 캐쉬 크기인 512KB 보다 작게 압축하였으며, 최대 250ns/패킷의 검색속도를 제공하여 기존의 알려진 가장 빠른 최장 검색 알고리즘의 성능과 같은 속도를 실현하였다.

• 한국시뮬레이션학회논문지
• /
• 제19권2호
• /
• pp.73-80
• /
• 2010

무선 센서 네트워크는 다양한 응용분야에서, 개방된 환경에 배치되어지므로, 공격자에게 손쉽게 노출된다는 취약점을 가지고 있다. 선택적 전달 공격(Selective Forwarding Attack)은 센서 네트워크에서 발생할 수 있는 공격중의 하나로 공격자는 훼손된 노드를 통하여 전장지역에서의 적의 움직임등과 같이 중요한 정보의 기지노드까지 정상적인 전달을 차단하여 감시자의 원활한 탐지를 어렵게 한다. Xiao, Yu 그리고 Gao는 이와 같은 위협에 대한 대안으로 선택적 전달 공격 탐지기법(checkpointbased multi-hop acknowledgement scheme; 이하 CHEMAS)를 제안하였다. CHEMAS에서 전달경로 상에 노드들은 미리 정해진 확률에 따라 감시 노드(checkpoint)로 선택되어지며 이 감시 노드들을 통해 공격 발생 지역을 탐지할 수 있다. 해당 기법에서 인증 패킷 전달 홉 수는 시스템 상에서 탐지율과 에너지 효율 사이에서 트레이드 오프 관계에 있으므로 매우 중요한 요소이다. 본 논문에서는 보안 강도를 충분히 유지하면서, 에너지 효율성 또한 제공할 수 있는 경계 값 선택을 위해 퍼지 규칙 시스템을 적용하였다. 기지노드는 퍼지 규칙 시스템을 이용하여 매 주기마다 에너지 레벨과 훼손된 노드 수 그리고 기지노드로부터의 거리를 고려하여 상황에 맞는 적절한 경계 값을 결정한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 추계학술발표논문집 (하)
• /
• pp.1529-1532
• /
• 2001

ACE 2000 ATM 교환기를 이용하여 MPLS 교환기를 구현 시, ATM 가입자 및 중계선을 수용하여 스위치와 정합 기능을 수행하는 AIM(ATM interface module)에 IP 패킷에 대한 룩업을 수행하여 ATM 스위치로 패킷을 포워딩하는 HFEA(High performance Forwarding Engine board Assembly)를 연동하기 위해서는 UTOPIA Level2 연결이 요구된다. 그러나 HFEA 에서 622Mbps 급 성능의 MXT4400(SAR) 칩은 TSAR(Transmit SAR)로 운용 시 Master모드로 동작하게 되고, AIM 모듈 또한 Rx에서 Master모드로 동작하기 때문에 이들을 연결하기 위해서는 양 모듈간에서 Slave 모드로 동작할 수 있는 UTOPIA Controller가 필요하게 된다. 이에 따라 ALMA(AW Layer Module Assembly)칩과 HFEA TSAR 사이에서 데이터를 전달하는 UTOPIA Controller를 Xilinx를 이용해 FPGA로 구현하였다.