• Journal of the Korea Society of Computer and Information
• /
• v.19 no.9
• /
• pp.21-31
• /
• 2014

Singular value decomposition (SVD) has been widely used to identify unique features from a data set in various fields. However, a complex matrix calculation of SVD requires tremendous computation time. This paper improves the performance of a representative one-sided block Jacoby algorithm using a two-dimensional (2D) multi-core system. In addition, this paper explores an optimal multi-core system by varying the number of processing elements in the 2D multi-core system with the same 400MHz clock frequency and TSMC 28nm technology for each matrix-based one-sided block Jacoby algorithm ($128{\times}128$, $64{\times}64$, $32{\times}32$, $16{\times}16$). Moreover, this paper demonstrates the potential of the 2D multi-core system for the one-sided block Jacoby algorithm by comparing the performance of the multi-core system with a commercial high-performance graphics processing unit (GPU).

• The KIPS Transactions:PartA
• /
• v.17A no.6
• /
• pp.265-274
• /
• 2010

As the process technology scales down and integration densities continue to increase, interconnection has become one of the most important factors in performance of recent multi-core processors. Recently, to reduce the delay due to interconnection, 3D architecture has been adopted in designing multi-core processors. In 3D multi-core processors, multiple cores are stacked vertically and each core on different layers are connected by direct vertical TSVs(through-silicon vias). Compared to 2D multi-core architecture, 3D multi-core architecture reduces wire length significantly, leading to decreased interconnection delay and lower power consumption. Despite the benefits mentioned above, 3D design technique cannot be practical without proper solutions for hotspots due to high temperature. In this paper, we propose three floorplan schemes for reducing the peak temperature in 3D multi-core processors. According to our simulation results, the proposed floorplan schemes are expected to mitigate the thermal problems of 3D multi-core processors efficiently, resulting in improved reliability. Moreover, processor performance improves by reducing the performance degradation due to DTM techniques. Power consumption also can be reduced by decreased temperature and reduced execution time.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.13 no.4
• /
• pp.171-177
• /
• 2013

Due to the demand for high speed 3D graphic rendering, video file format conversion, compression, encryption and decryption technologies, the importance of digital signal processor system is growing rapidly. In order to satisfy the real-time constraints, high performance digital signal processor is required. Therefore, as in general purpose computer systems, digital signal processor should be designed as multicore architecture as well. Using UTDSP benchmarks as input, the trace-driven simulation has been performed and analyzed for the 2 to 16-core digital signal processor architectures with the cores from simple RISC to in-order and out-of-order superscalar processors for the various window sizes, extensively.

• Proceedings of the Korea Water Resources Association Conference
• /
• 2012.05a
• /
• pp.147-147
• /
• 2012

댐 및 제방 등의 수공구조물 붕괴에 의한 극한홍수 전파를 해석하기 위한 2차원 홍수 해석기법에는 현재까지 다양한 기법들이 개발되어 왔고 다양한 모형들이 상용화 또는 범용화 되고 있다. 그 중 흐름의 전파양상을 정확하게 반영할 수 있는 상류이송기법인 Godunov형태의 유한체적기법은 충격파와 같은 불연속적인 해를 가지는 문제를 정확히 해석할 수 있고, 비구조적 격자 사용의 용이성 등의 장점 때문에 2차원 홍수파 전파 해석에 있어서 최근 십수년간 가장 활발하게 연구되어왔다. 하지만 이러한 기법은 양해법을 근간으로 하는 해석 기법으로써, 계산거리의 간격이나 계산시간의 간격, 격자망의 구성 등 엄격한 제한이 필요하다. 특히 방대한 계산시간을 요구하는 기법의 약점은 홍수예 경보 등을 위한 실시간 모형의 구동에 있어서 큰 제약이 되어 왔다. CPU의 성능이 지속적으로 발전하면서 이러한 문제는 점차 극복되어 왔으나, 발열 등의 문제와 이를 극복하기 위한 멀티코어의 등장으로 인해 단일 코어의 성능개발은 매우 더딘 것이 사실이다. 현재까지 연구되고 개발되어 온 모형들은 특별한 처리 없이는 단일 코어만을 사용하여 계산할 수 밖에 없기 때문에 멀티코어의 장점을 전혀 이용할 수 없다. 이러한 점을 극복하기 위해 프로그램을 병렬화하여 단일 문제에 대해 멀티코어를 사용할 수 있다면 계산시간 단축에 큰 효과를 거둘 수 있을 것이다. 현재까지 IT분야에서 다양한 병렬프로그래밍 기법들이 개발되고 소개되어 왔다. 본 연구에서는 병렬프로그래밍 기법중 가장 널리 사용되고 있는 MPI(Message Passing Interface)기법을 적용함으로써 기 개발된 고정확도 유한체적모형을 병렬화 하여 계산시간을 단축하고자 하였다. 개발된 모형을 장애물이 존재하는 실험하도의 댐 붕괴 문제와 2002년 태풍 루사 시 큰 피해를 입은 강릉시 일원의 섬석천 유역에 위치한 장현저수지와 동막저수지의 붕괴사례에 대해 적용하였다. 모형을 코어 개수별로 다양하게 모의함으로써 기존모형과의 결과에 대한 일치성을 확인하였고, 기존 모형 대비 계산시간 단축의 효과를 입증할 수 있었다. 개발된 본 모형을 실시간 홍수범람해석을 위한 시스템으로 구축할 수 있다면, 실시간 홍수예 경보에 있어 주요지점에서의 수위해석 뿐만이 아닌 제내지 범람 예보 분야까지 확대 적용할 수 있을 것으로 사료된다.

• Proceedings of the Korean Society for Agricultural Machinery Conference
• /
• 2017.04a
• /
• pp.171-171
• /
• 2017

전산유체역학(CFD: Computational Fluid Dynamics)를 이용한 스마트팜 환경 내부의 정밀 제어 연구가 진행 중이다. 시계열 데이터의 난해한 동적 해석을 극복하기위해, 비선형 모델링 기법의 일종인 인공신경망을 이용하는 방안을 고려하였다. 선행 연구를 통하여 환경 데이터의 비선형 모델링을 위한 Tensorflow활용 방법이 하드웨어 가속 기능을 바탕으로 월등한 성능을 보임을 확인하였다. 그럼에도 오프라인 일괄(Offline batch)처리 방식의 한계가 있는 인공신경망 모델링 기법과 현장 보급이 불가능한 고성능 하드웨어 연산 장치에 대한 대안 마련이 필요하다고 판단되었다. CFD 해석을 위한 Solver로 SU2(http://su2.stanford.edu)를 이용하였다. 운영 체제 및 컴파일러는 1) Mac OS X Sierra 10.12.2 Apple LLVM version 8.0.0 (clang-800.0.38), 2) Windows 10 x64: Intel C++ Compiler version 16.0, update 2, 3) Linux (Ubuntu 16.04 x64): g++ 5.4.0, 4) Clustered Linux (Ubuntu 16.04 x32): MPICC 3.3.a2를 선정하였다. 4번째 개발환경인 병렬 시스템의 경우 하드웨어 가속는 OpenCL(https://www.khronos.org/opencl/) 엔진을 이용하고 저전력 ARM 프로세서의 일종인 옥타코어 Samsung Exynos5422 칩을 장착한 ODROID-XU4(Hardkernel, AnYang, Korea) SBC(Single Board Computer)를 32식 병렬 구성하였다. 분산 컴퓨팅을 위한 환경은 Gbit 로컬 네트워크 기반 NFS(Network File System)과 MPICH(http://www.mpich.org/)로 구성하였다. 공간 분해능을 계측 주기보다 작게 분할할 경우 발생하는 미지의 바운더리 정보를 정의하기 위하여 3차원 Kriging Spatial Interpolation Method를 실험적으로 적용하였다. 한편 병렬 시스템 구성이 불가능한 1,2,3번 환경의 경우 내부적으로 이미 존재하는 멀티코어를 활용하고자 OpenMP(http://www.openmp.org/) 라이브러리를 활용하였다. 64비트 병렬 8코어로 동작하는 1,2,3번 운영환경의 경우 32비트 병렬 128코어로 동작하는 환경에 비하여 근소하게 2배 내외로 연산 속도가 빨랐다. 실시간 CFD 수행을 위한 분산 컴퓨팅 기술이 프로세서의 속도 및 운영체제의 정보 분배 능력에 따라 결정된다고 판단할 수 있었다. 이를 검증하기 위하여 4번 개발환경에서 운영체제를 64비트로 개선하여 5번째 환경을 구성하여 검증하였다. 상반되는 결과로 64비트 72코어로 동작하는 분산 컴퓨팅 환경에서 단일 프로세서 기반 멀티 코어(1,2,3번) 환경보다 보다 2.5배 내외 연산속도 향상이 있었다. ARM 프로세서용 64비트 운영체제의 완성도가 낮은 시점에서 추후 성공적인 실시간 CFD 모델링을 위한 지속적인 검토가 필요하다.