• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 춘계종합학술대회
• /
• pp.717-720
• /
• 2007

본 연구에서는 지향성 안테나 빔의 최적방향을 찾고 유지하는 방법을 제안한다. 제안한 방식은 데이터에 안테나의 정보를 같이 실어 보내고 그 정보를 이용하여 변형된 유전자 알고리즘(MGA)으로 최적의 방향을 찾고 유지 한다. 제안한 방식은 각 스테이션에서 전송하는 데이터에 안테나의 정보를 같이 전송하며 안테나의 RSSI(Received Signal Strength Indication)를 구하고 그 RSSI 값의 곱을 적합도 함수로 이용하여 그 값이 최대가 되는 방향을 찾는 방식이다. 통신 방식은 시분할 이중화(TDD: Time Division Duplex)방식으로 안테나의 제어 정보를 보낸다. 또한 염색체 구성에 있어서 16bit split 방식을 제안하여 탐색에 적용한다. 제안한 방식의 유용성을 확인하기 위하여 1:1, 1:2, 1:5 지향성 안테나의 세 가지 경우에 대한 최적 방향 탐색의 시뮬레이션과 1:1 지향성 안테나의 최적 방향 탐색에 대한 실험을 통하여 성능을 비교 검토하였다. 염색체의 비트 수는 각각 8비트, 16비트, 그리고 16비트 스플릿으로 16비트 스플릿의 경우 8비트만을 사용하여 16비트와 비슷한 성능을 가졌다.

• 정보와 통신
• /
• 제33권3호
• /
• pp.80-86
• /
• 2016

IoT 통신 환경이 구축되면서 고사양 기기뿐만 아니라 저사양 기기를 사용하는 통신도 함께 증가하고 있다. 안전한 통신을 위해서는 메시지 암호화와 인증을 함께 제공하는 블록 암호 기술이 요구된다. 하지만, 기존 블록 암호 기술을 통신, 계산 기능이 제약된 저사양 기기에 그대로 사용하기에는 어려움이 따른다. 따라서 다양한 경량 암호 기술이 등장하게 되었다. 본 논문에서는 경량 암호 기술의 동향에 대해서 살펴보고 직접 IoT 실험 기기인 8비트 아두이노, 16비트 티모트, 32비트 라즈베리 파이2를 이용하여 구현 실험한 성능 측정 결과에 대해서 논한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2008년도 추계학술발표대회
• /
• pp.1397-1400
• /
• 2008

본 논문에서는 디지털 TRS 시스템(TETRA)의 종단간 암호화에 사용되는 스마트카드의 성능 요구조건을 만족하는 상용 암호 알고리즘의 구현 가능성에 대하여 2가지 스마트카드에서 다룬다. 삼성전자의 16비트와 32비트 프로세서를 탑재한 스마트카드에서 각 알고리즘의 동작시간을 측정하였다. 성능 비교에 사용된 알고리즘들은 AES, ARIA, 3DES, SEED이다. 32비트 스마트카드에서는 알고리즘의 동작시간이 1.5ms에서 2.3ms사이에 존재하는 반면, 16비트 스마트카드에서는 2.8ms에서 8.2ms사이의 큰 차이로 존재한다. 단말기와 스마트카드의 통신 속도, 프로세서 계산 능력 등을 고려하여 상용스마트카드의 채택 가능한 칩과 알고리즘의 선정에 본 실험 결과는 참고자료가 될 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2017년도 춘계학술대회
• /
• pp.194-196
• /
• 2017

본 설계에서는 임의의 길이의 메시지를 256-비트의 해시 코드로 압축하는 해시 알고리듬인 SHA-256(Secure Hash Algorithm-256) 해시함수를 경량화 구현 설계 하였다. 미국 표준 기술연구소 NIST에서 발표한 표준문서 FIPS 180-4에 정의16된 32-비트의 데이터 패스를 16-비트로 설계하여 경량화 구현하였다. Verilog HDL로 설계된 SHA-256 해시함수는 Xilinx ISim를 사용하여 시뮬레이션 검증을 하였다. CMOS 표준 셀 라이브러리로 합성한 결과 100MHz 동작주파수에서 18,192 GE로 구현되었으며, 192MHz의 최대 동작주파수를 갖는다.

• 한국통신학회논문지
• /
• 제37A권9호
• /
• pp.799-808
• /
• 2012

WAVE(Wireless Access for Vehicular Environment) 시스템에서 스크램블러의 비트 연산은 하드웨어나 소프트웨어 측면에서 병렬 처리가 불가능하여 효율성이 떨어지게 된다. 본 논문에서는 행렬 테이블에서 시작 위치를 찾는 알고리즘을 제안한다. 또한 스크램블러의 비트 연산 알고리즘과 행렬 테이블 구성 알고리즘, 행렬 테이블에서 시작 위치를 찾는 알고리즘을 8비트, 16비트, 32비트 단위로 처리하여 성능을 비교 분석한 결과 초당 처리 횟수는 8비트는 2917.8회, 16비트는 5432.1회, 32비트는 10277.8회 더 수행할 수 있었다. 따라서 행렬 테이블에서 시작 위치를 찾는 알고리즘이 WAVE 시스템에서 스크램블러의 속도를 향상시키고, 지능형 교통 체계(ITS)에서 노변장치와 차량(V2I) 또는 차량 사이의 통신(V2V)으로 다양한 정보 수집의 수신 속도와 정밀도를 향상시킬 수 있다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2016년도 추계학술대회
• /
• pp.164-166
• /
• 2016

PRESENT/ARIA/AES의 3가지 블록 암호 알고리즘을 지원하는 암호 프로세서를 MPW(Multi-Project Wafer)칩으로 구현하였다. 설계된 블록 암호 칩은 PRmo(PRESENT with mode of operation) 코어, AR_AS(ARIA_AES) 코어, AES-16b 코어로 구성된다. PRmo는 80/128-비트 마스터키와, ECB, CBC, OFB, CTR의 4가지 운영모드를 지원한다. 128/256-비트 마스터키를 사용하는 AR_AS 코어는 서로 내부 구조가 유사한 ARIA와 AES를 통합하여 설계하였다. AES-16b는 128-비트 마스터키를 지원하고, 16-비트 datapath를 채택하여 저면적으로 구현하였다. 설계된 암호 프로세서를 FPGA검증을 통하여 정상 동작함을 확인하였고, 0.18um 표준 셀 라이브러리로 논리 합성한 결과, 100 KHz에서 52,000 GE로 구현이 되었으며, 최대 92 MHz에서 동작이 가능하다. 합성된 다중 암호 프로세서는 MPW 칩으로 제작될 예정이다.

• 정보와 통신
• /
• 제16권12호
• /
• pp.59-70
• /
• 1999

• 한국통신학회논문지
• /
• 제38C권7호
• /
• pp.623-629
• /
• 2013

본 논문에서는 뇌파 전송 프로토콜 설계하고 이를 검증할 테스트 플랫폼 제작 결과를 소개한다. 건식 전극에서 검출된 뇌파는 인접한 ADC(analog-to-digital converter)를 거쳐 디지털 신호로 변환되고, 각 센서 노드에서 디지털 신호로 변환된 뇌파는 $I^2C$(inter-integrated circuit) 프로토콜을 통해서 DSP(digital signal processor) 플랫폼으로 전송된다. DSP 플랫폼에서는 뇌파 전처리 알고리즘 수행 및 뇌 특성 벡터 추출 등의 기능을 수행한다. 본 연구에서는 각 채널당 10비트 또는 12비트 ADC를 사용하여 최대 16채널의 데이터를 전송하기 위하여 $I^2C$ 프로토콜을 적용하였다. 실험결과 4바이트 데이터 버스트전송을 수행하면 통신오버헤드가 2.16배로 측정이 되어 10 비트 또는 12 비트 1 ksps ADC를 16채널로 사용시 총 데이터전송율이 각각 345.6 kbps, 414.72 kbps 로 확인되었다. 따라서 400 kbps 고속전송모드 $I^2C$를 사용할 경우 ADC 비트에 따라서 슬레이브와 마스터의 채널비가 각각 16:1, $(8:1){\times}2$ 로 되어야 한다.

• 한국통신학회논문지
• /
• 제16권1호
• /
• pp.13-22
• /
• 1991

본 논문에서는 단층 구조 퍼셉트론 신경 회로망 모델을 사용하여 입력 데이타에서 발생한 2비트의 에러를 검증 및 수정하는 회로를 설계하였다. 순회 해밍 부호를 응용하여 6비트의 데이타 비트와 8비트의 체크 비트를 갖는(14, 6) 블럭 부호를 사용하였다. 모든 회로들은 이중 배선 CMOS 2$\mu$m 설계 규칙에 따라 설계되었다. 회로를 시뮬레이션한 결과. 2비트 에러 검증 및 수정 회로는 최대 67MHz의 입력주파수에서 동작함을 확인하였다.

• 한국통신학회논문지
• /
• 제32권6A호
• /
• pp.537-543
• /
• 2007

본 논문은 MIMO-OFDM 시스템에서 터보 처리 기법 (Turbo-BLAST)을 위한 새로운 조기 정지 기법을 제안한다. 터보 처리 기법의 높은 복잡도를 줄이기 위해서는 외부 반복 횟수를 줄이는 일이 필수적이다. IEEE 802.16e Mobile WiMax와 같은 시스템에서는 전송된 데이터 버스트의 마지막 인코딩 패킷을 제외하면 CRC 비트가 부가되지 않는다. 따라서 이러한 시스템에서는 CRC 비트의 도움 없이 반복을 종료할 수 있는 조기 정지 기법이 필요하다. 제안된 기법은 수신된 패러티 비트들과 수신된 정보 비트들로부터 재 부호화된 패러티 비트들 간의 부호 변화를 관찰함으로써 수행된다. 또한, IEEE 802.16e와 같이 tail-biting 부호를 가지는 시스템의 경우에 재 부호화의 복잡도를 절반으로 줄이는 방법이 제안된다. 컴퓨터 모의실험 결과는 제안된 조기 정지 기법이 종래의 조기 정지 기법에 비해 더 적은 수의 평균 반복 횟수를 가지고 GENIE aided 기법과 동등한 수준의 성능을 가짐을 보인다.