• JSTS:Journal of Semiconductor Technology and Science
• /
• 제17권1호
• /
• pp.101-109
• /
• 2017

This paper presents a high-throughput low-complexity 512-point eight-parallel mixed-radix multipath delay feedback (MDF) fast Fourier transform (FFT) processor architecture for orthogonal frequency division multiplexing (OFDM) applications. To decrease the number of twiddle factor (TF) multiplications, a mixed-radix $2^4/2^3$ FFT algorithm is adopted. Moreover, a dual-path shared canonical signed digit (CSD) complex constant multiplier using a multi-layer scheme is proposed for reducing the hardware complexity of the TF multiplication. The proposed FFT processor is implemented using TSMC 90-nm CMOS technology. The synthesis results demonstrate that the proposed FFT processor can lead to a 16% reduction in hardware complexity and higher throughput compared to conventional architectures.

• 비파괴검사학회지
• /
• 제12권3호
• /
• pp.12-19
• /
• 1992

This paper shows that the identified and unidentified components of surface roughness in NC turning lathe which can not be analyzed in time domain such as $R_{max},\;R_a$ can be isolated in frequency domain by FFT analyzer. By interfacing FFT analyzer with stylus surface roughness instrument, surface roughness on change of working condition, especially tool feed, such as 0.1, 0.15, 0.2, 0.25, 0.3(mm/rev) can be analyzed in frequency domain as follows. 1. By frequency analysis of surface roughness profile, the basic wave length of surface roughness can be obtained to isolate the identified and unidentified components of surface roughness. 2. With increase of tool feed, the unidentified components of surface roughness increase. 3. Since $R_{max}$, which can be obtained by stylus surface roughness is proportion to the output voltage of FFT analyzer, FFT analyzer also can be used to measure surface roughness in time domain such $R_a,\;R_{max}$.

• ETRI Journal
• /
• 제45권6호
• /
• pp.1035-1045
• /
• 2023

We propose a novel graphics processing unit (GPU) algorithm that can handle a large-scale 3D fast Fourier transform (i.e., 3D-FFT) problem whose data size is larger than the GPU's memory. A 1D FFT-based 3D-FFT computational approach is used to solve the limited device memory issue. Moreover, to reduce the communication overhead between the CPU and GPU, we propose a 3D data-transposition method that converts the target 1D vector into a contiguous memory layout and improves data transfer efficiency. The transposed data are communicated between the host and device memories efficiently through the pinned buffer and multiple streams. We apply our method to various large-scale benchmarks and compare its performance with the state-of-the-art multicore CPU FFT library (i.e., fastest Fourier transform in the West [FFTW]) and a prior GPU-based 3D-FFT algorithm. Our method achieves a higher performance (up to 2.89 times) than FFTW; it yields more performance gaps as the data size increases. The performance of the prior GPU algorithm decreases considerably in massive-scale problems, whereas our method's performance is stable.

• 방송공학회논문지
• /
• 제18권2호
• /
• pp.204-214
• /
• 2013

최근 GPU의 뛰어난 병렬 연산 처리 능력을 이용하여 신호 처리나 통신 시스템을 소프트웨어로 구현하기 위한 다양한 연구가 진행되고 있다. 본 논문에서는 DVB-T에서 사용되는 2K/8K FFT를 GPU를 이용하여 처리함으로써 소프트웨어 모의실험에 소요되는 시간을 줄였다. 우리는 먼저 DTV 전송 표준 방식의 일종인 DVB-T 시스템을 CPU로 구현할 때 소요되는 처리 시간을 모의실험을 통해서 추정한다. 그리고 DVB-T의 핵심 연산 처리기의 일종인 FFT 처리를 NVIDIA사의 대용량 GPU 프로세서를 이용하여 소프트웨어로 구현한다. 본 논문은 CPU와 GPU 간의 데이터 전송에 소요되는 오버헤드를 줄이기 위해 스트림 처리 기법, 외부 전역 메모리 전송 시간을 단축하기 위한 결합 전송 기법 (coalescing), 공유 메모리 활용을 높이기 위한 변수 설계 기법 등을 통해서 연산시간을 대폭 단축하였다. 그 결과 제안된 방식은 DVB-T의 2K/8K FFT 모드의 경우 CPU 기반의 FFT 처리 방식 대비 약 20~30배, NVIDIA사에서 제공하는 FFT 라이브러리 (CUFFT version 2.1) 대비 약 1.8배 그리고 기존에 발표된 타 방식 대비 약 1.5~10배 정도 빠른 처리 능력을 보인다.

• 항공우주기술
• /
• 제9권1호
• /
• pp.98-105
• /
• 2010

고속푸리에변환(Fast Fourier Transform)은 이산푸리에변환(Discrete Fourier Transform)의 주기적으로 반복되는 연산을 생략하여 그 속도를 향상시킨 연산방법이다. Radix-2 FFT는 그 정의에 따라 함수 재귀호출에 의해 구현될 수 있는데 이 방법은 스택복사 과정의 시간소모 때문에 고속동작이 어렵게 된다. 이를 극복하기 위해 신호점을 연산순서에 맞게 미리 재배열하고 배열된 신호점을 나비연산하는 방법으로 고속연산을 구현할 수 있다. 이 논문은 신호점 재배열 방법에 의한 Radix-2 FFT의 고속연산에 착안하여 Radix-3 FFT에 신호점 재배열 방식을 적용해 보고 그 타당성에 관해 고찰하였다.

• 한국인터넷방송통신학회논문지
• /
• 제8권4호
• /
• pp.89-95
• /
• 2008

해상통신에서 운용되는 OFDM (Orthogonal Frequency Division Multiplexing)통신 단말기는 긴급재난시에도 동작하여야 하므로, 저전력으로 동작하여야 한다. 따라서 Digital Signal Processing (DSP) 동작하는 전압모드 Processor보다 저전력 동작이 가능한 전류모드 FFT (Fast-Fourier-Transform) Processor의 설계가 필요하게 되었다. IVC (Current-to-Voltage Converter)는 전류모드 FFT Processor의 출력 전류를 전압 신호로 바꾸는 디바이스로써, 저전력 OFDM 단말기 동작을 위해 IVC의 전력 손실은 낮아야 하고, FFT의 출력 전류가 전압신호에 대응이 될 수 있도록 넓은 선형적인 동작구간을 가져야 하며, 향후, FFT LSI와 IVC가 한 개의 칩으로 결합되는 것을 고려하면, 작은 크기의 chip size로 설계되어야 한다. 본 논문에서는 선형 동작 구간이 넓은 새로운 IVC를 제안한다. 시뮬레이션 결과, 제안된 IVC는 전류모드 FFT Processor의 출력 범위인 -100 ~100[uA]에서 0.85V~1.4V의 선형동작구간을 갖게 됨을 확인하였다. 제안된 IVC는 전류모드 FFT Processor와 더불어 OFDM을 이용한 저전력 해상 데이터통신 실현을 위한 선도 기술로 유용할 것이다.

• 한국지능시스템학회논문지
• /
• 제19권1호
• /
• pp.145-151
• /
• 2009

유비쿼터스 네트워크의 실현을 위한 4세대 통신방식의 유력한 후보로 부상하는 OFDM (Orthogonal Frequency Division Multiplexing) 통신방식이 육상에서 주목받고 있으며, 고속 데이터 전송을 위한 Wireless LAN의 표준기술로 확정되어 있다. 해상통신의 경우에서도 OFDM 통신방식은 VHF 대역을 이용한 데이터 전송방식으로 제안되고 있으며 ITU (International Telecommunication Union)는 해상통신에서 32-point FFT (Fast Fourier Transform)를 사용하도록 권고하고 있다. 해상 통신에서는 해양사고 및 조난 시에도 통신이 이루어져야 하는 한계상황을 고려하면 OFDM 통신시스템의 중요 디바이스인 FFT는 저전력으로 동작되어야 한다. 따라서 본 논문에서는 OFDM 방식의 중요 디바이스인 32-point FFT를 저전력으로 동작시키기 위해 radix-2와 radix-4를 이용하여 저전력 32-point FFT 알고리즘을 제안한다. 최적화된 설계로 32-point FFT를 저전력 동작이 가능하도록 설계하였으며, 제안한 알고리즘은 VHDL (VHSIC hardware description language)로 구현하고 FPGA (field-programmable gate array) Spartan3 board에 장착하여 Matlab의 이론값과 비교, 검증하였다.

• 한국위성정보통신학회논문지
• /
• 제9권2호
• /
• pp.38-44
• /
• 2014

본 논문은 FMCW(Frequency Modulated Continuous Wave) 레이더 레벨 측정기 설계와 시뮬레이션을 통한 성능분석에 대하여 기술한다. 설계된 레벨미터는 FMCW radar를 이용하여 최대 20m 거리를 측정하며, 거리 계산을 위한 비트신호 분석기법으로 FFT(Fast Fourier Transform)와 Zoom-FFT를 적용하였다. 성능 분석을 위해 시뮬레이션을 통하여 두가지 기법을 비교 분석한 결과, 측정오류를 최소화하고 측정의 분해능을 향상시키기 위해서는 Zoom-FFT 기법이 보다 적절한 기법임을 확인하였다. 시뮬레이션은 주파수 분해능과 측정거리 분해능의 최적 값을 얻기 위해 다양한 조건에서 분석하였고, 1.024GHz 주파수 조건에서 2.2mm의 측정 분해능을 확인하였다.

• 수산해양기술연구
• /
• 제26권1호
• /
• pp.101-108
• /
• 1990

본 연구에서는 널리 사용되고 있는 16비트 마이크로 컴퓨터에서 FFT와 같은 디지털 신호처리를 하기 위해 전용연산장치를 구성하여 NEC PC-9801 E에 연결하였다. 특히 FFT 연산은 승산 및 가감산의 2점 DFT로 구성되어 있고 이것이 반복연산된다. 그리고 마이크로 컴퓨터에서 승산은 많은 시간이 소요되므로 외부에 고속 승산기를 이용한 전용연산장치로 연산하므로 연산속도를 향상시킬 수 있었다. 설계 제작한 전용연산장치를 이용하여 FFT를 실행한 시간은 보조 프로세서 (Intel C 8087-3)로 실행한 것 보다 약 4.8배 빠르게 나타났다. 따라서 마이크로 컴퓨터에 FFT을 위한 전용연산장치를 구성하여 연결하므로서 연산속도가 크게 향상되어 디지털 신호처리에 많이 이용될 수 있을 것이다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 춘계학술발표논문집 (하)
• /
• pp.1365-1368
• /
• 2002

OFDM은 제4세대 변조기술로 일컬어지는 방식이다. 이는 최근 유럽에서 디지털 오디오 방송(DAB)과 디지털 비디오 방송(DVB)에 표준이 되었으며, IEEE 802.11a 무선 LAN 에서도 이 방식을 채택했고, ADSL, VDSL 등에서도 사용되어지고 있다. 본 논문에서는 이러한 OFDM 방식의 핵심이라고 할 수 있는 64포인트 FFT(Fast Fourier Transform)하드웨어 프로세서의 여러 가지의 구현된 예를 비교 분석하고, 가장 효율적인 방법인 Radix-2 SDF(Singlepath Delay Feedback)[1] 방법을 개선하여 새로운 구조를 제안하였다. 동일한 속도 성능을 가지는 여러구조 중에서 적은 수의 지연소자를 활용하여 FFT 크기를 작게 한 것이 SDF 방식으로 가장 널리 사용되고 있다. 본 논문에서는 SDF 방식이 내부적으로 4개의 복소곱셈기를 필요로 하는데 비해 2개의 복소곱셈기만을 사용하는 구조로 변형하고 컨트롤을 조절하여 새로운 구조를 설계하였다. 구현한 결과, FFT에서 전체 구조의 약 80%를 차지하는 복소곱셈기의 수를 절반으로 줄여 FFT 하드웨어 크기를 SDF 방식의 60% 정도로 줄일 수 있게 되었고, 이러한 구현방식은 64포인트 FFT만이 아닌 더 큰 크기의 FFT를 구현함에 있어서도 동일하게 적용할 수 있으며 현재 국내외에 발표된 논문 중 성능 대 면적비가 가장 우수한 구조이다.