• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.21 no.6
• /
• pp.610-616
• /
• 2010

In this paper, particle swarm optimization(PSO) is applied for the design of frequency selective surface based artificial magnetic conductor. An equivalent circuit model for this artificial magnetic conductor(AMC) with Jerusalem Cross arrays was derived and then PSO was applied for obtaining the optimized geometrical parameters with desired resonant frequency. The resonant frequency and the reflection phase characteristics from the optimization were compared to the results from commercial software for verifying the validity of this paper. The procedure presented in this paper can be applied to design the AMC with different frequency selective surface and also can be used for the design of microwave circuits like the AMC ground planes.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2011.05a
• /
• pp.712-713
• /
• 2011

In this paper, the AMBA AXI slave unit that can verify the pipelined arithmetic unit is proposed and the 2-stage 16-bit pipelined multiplier is introduced as design example. The proposed AXI slave unit consists of input buffer block memory, control registers, pipelined arithmetic unit, control unit, output buffer block memory, and AXI slave interface unit. The main operational procedures are divided into the following steps, such as burst-mode input data loading for the input buffer memory, programming of control registers, arithmetic operations for block data in the input buffer memory, and burst-mode output data unloading from output buffer memory to host processor. Because the proposed AXI slave unit is general structure, it can be efficiently applicable to AMBA AXI and AHB slave unit with pipelined arithmetic unit.

• Proceedings of the KIEE Conference
• /
• 2011.07a
• /
• pp.1161-1162
• /
• 2011

본 논문에서는 독립된 DC 입력전원을 요구하는 Cascaded H-bridge 멀티레벨 인버터를 단일 입력전원으로 구동시키기 위한 회로 구조를 제안한다. 변압기 포화를 방지하기 위해 채용되는 리센 권선을 가지는 포워드 컨버터의 구조를 변경한 것으로 리셋 권선에 의해 전원으로 회생되는 에너지가 출력단으로 전달되도록 변경된다. 제안된 회로 구조의 입출력전압과 스위치의 도통비와의 관계를 이론적으로 분석하고 시뮬레이션을 통해 타당성을 검증한다.

• Proceedings of the IEEK Conference
• /
• 1998.06a
• /
• pp.550-553
• /
• 1998

본 논문에서는 노드들간의 입출력 관계가 트리형태로 주어진 경우에 이 관계를 수식으로 해석하여 최소화시키고 이를 회로로 구현하는 새로운 알고리즘을 제안한다. nakagima 등에 의해 제안된 알고리듬은 트리의 특성을 갖는 노드들의 관계를 2치논리에 근거하여 회로로 구현하였으나, 이러한 기법은 일반적인 형태로 주어진 트리구조에 대한 해석이 충분치 못하므로, 일반화된 회로의 구성에 많은 제약을 가지고 있다. 이러한 문제점에 대하여 본 논문에서는 트리구조를 갖는 노즈들의 전체적인 입출력관계를 수식으로 정리하여 최소화된 회로설계 알고리즘을 제안하고 예를 들어 이를 검증한다.

• Proceedings of the Optical Society of Korea Conference
• /
• 2003.02a
• /
• pp.188-189
• /
• 2003

어떤 특정한 주파수 범위 내에서 전자기파의 진행을 차단하는 광자 크리스탈은 광 집적회로에서 빛의 진행을 제어할 수 있는 잠재적인 능력을 가지고 있다. 따라서 최근 몇 년 동안 광자 크리스탈의 특성을 이용한 광 스위치, 광 집적회로, 광섬유, 광 분배기, 공진 캐비티, 도파로 등에 대한 연구가 활발히 이루어지고 있다. 본 논문에서는 광자 크리스탈의 두개의 선 디펙트로 구성된 도파로 사이의 공진 터널링 현상인 채널 드롭 구조를 이용하여, 새로운 1$\times$4 Demultiplexer의 구조를 제안하고 그 구현 가능성을 고찰하였다. (중략)

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 1998.10a
• /
• pp.263-266
• /
• 1998

이 논문에서는 비선형 Channel의 등화기를 설계하기 위해 새로운 구조를 갖는 신경회로망을 제안하였다. 비선형 Channel의 동적 특성을 제대로 학습하기 위해 새로운 신경회로망은 은닉층 노드의 출력이 은닉층의 입력으로 되먹임되는 구조를 갖는다. 또한 이 논문에서는 제안한 신경회로망의 구조에 알맞는 학습 알고리즘을 제안하였다. 제안한 신경회로망과 학습 알고리즘의 성능은 Computer simulation을 통해 보였고, 그 결과는 기존의 Channel 등화기를 사용했을 경우보다 나은 결과를 보여 주었다.

• Journal of KSNVE
• /
• v.14 no.2
• /
• pp.46-53
• /
• 2004

압전션트감쇠란 압전재료를 구조물에 부착시키고 간단한 션트회로를 연결시켜 구조물의 진동에너지를 압전재료에서 전기적 에너지로 변환시킨 후 연결된 회로에서 전기에너지를 열 에너지로 소산시킴으로서 구조물의 진동 및 소음을 저감시키는 방법이다. 이 방법은 공진주파수에서 간단한 회로를 사용하여 효과적으로 진동 및 소음을 저감시킬 수 있으며 구조가 간단하고 가격이 저렴하므로 소음진동의 여러분야에 응용이 가능하다. 본 글에서는 압전션트 감쇠의 원리와 단일모드, 다중모드의 감쇠 기법의 이론을 소개한다.(중략)

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2017.01a
• /
• pp.145-146
• /
• 2017

본 논문에서는 CPLD 구조를 고려한 게이트 레벨 글리치 제거 방법에 대해 제안하였다. CPLD는 AND-OR 게이트의 2단 구조를 가진 LE를 기본 구조로 구성되어 있는 소자이다. CPLD로 구현할 회로에 대한 DAG를 CPLD 구조에 맞도록 그래프를 분할하여 매핑가능클러스터를 생성한다. 생성된 매핑가능클러스터는 내부의 글리치와 전체 회로에 대한 글리치 발생 가능성을 검사하여 글리치를 제거한다. AND게이트와 OR게이트를 사용하는 2단 구조는 게이트가 달라 글리치가 발생될 수 있는 가능성을 검사하기 어렵다는 단점이 있어 AND-OR 게이트의 2단 구조와 동일한 구조를 가지고 있으며 게이트가 동일한 NAND 게이트를 이용하여 전체 회로를 변환한 후 글리치 발생여부를 검사함으로서 정확한 글리치 발생 가능성을 제거한다. 실험 결과는 제안 된 알고리즘 [10]과 비교하였다. 소비 전력이 2 % 감소되어 본논문에서 제안한 방법의 효율성이 입증되었다.

• 건축구조
• /
• v.19 no.5
• /
• pp.20-57
• /
• 2012

• 건축구조
• /
• v.21 no.5
• /
• pp.24-61
• /
• 2014