• 한국정보과학회논문지:시스템및이론
• /
• 제27권11호
• /
• pp.932-939
• /
• 2000

본 논문은 정적 CMOS 회로의 단락 전류로 인한 전력소모와 게이트의 전달 지연시간을 구하기 위한 간단한 방법을 제시한다. 단락전류식은 게이트와 드레인 사이에 존재하는 커플링 커패시턴스의 영사한 후 모형화한 전류 수식을 기반으로 CMOS 회로의 지연 시간을 예측하기 위한 거시모형과 수식들을 제안하였다. 제안된 방법은 시뮬레이션을 통하여 현재의 기술 동향 특성인 신호 천이시간과 부하 커패시턴스가 감소하는 경우에 대해 이전의 연구보다 더욱 정확하고 신속히 예측할 수 있음을 보였다. 또한 제안된 거시 모형은 전류식이 변할지라도 전력소모와 타이밍 수준에서의 지연시간을 계산하는데 쉽게 적용이 가능하다.

• 대한전자공학회논문지
• /
• 제6권3호
• /
• pp.1-7
• /
• 1969

전류일치방식의 기억자심으로부터 기억정보를 고속도로 선택하기 위한 방법으로서, Word선에 RC선형집중회로를 종단하고 이 회로의 시정수를 작은치로 설정하여 선택 Pulse의 Cycle time을 2∼3μs로 단축시킴으로써 자심의 고속구동화를 시도하였다. 이를 위한 계의 해석방법과 회로정수의 최적치를 결정하고, 또 Cycle time의 단축에 결정적 요인이 되는 자심의 열적문제점에 대해서도 평가하였다. 이론치와 측정치가 잘 일치하였으며 Cycle time의 현저한 개선을 보아 이 방법이 고속화에 간단하고도 유효한 방법임을 확인하였다.

• 전기전자학회논문지
• /
• 제17권3호
• /
• pp.248-253
• /
• 2013

주파수 판별기는 주파수를 디지털 비트 신호로 변환해주는 회로로서 변조기, 동기화 회로 등에 쓰인다. 본 논문에서는 여러 종류의 일차, 이차 주파수 판별기의 구조를 모델링하고 양자화 잡음 성능을 분석하며, 새로운 구조의 델타-시그마 주파수 판별기 구조를 제안한다. 이론적 분석과 유도된 수식으로부터 출구 잡음을 구하고 모의실험으로 타당성을 검증하였다. 제안된 주파수 판별기는 전 디지털 회로로서 전 디지털 위상 잠금 루프의 궤환 경로에 적용될 수 있다.

• 한국항행학회논문지
• /
• 제15권2호
• /
• pp.256-263
• /
• 2011

뉴런의 신경임펄스는 뉴런이나 축삭 자신의 자극에 의하여 유도되며, 이 자극전압이 임계치 이하이면 뉴런의 전도거리와 전도시간에 따라 지수함수적으로 감쇠된다. 이러한 현상은 전기회로에서의 전도현상과 매우 유사한 형태이므로 전기적인 등가회로를 이용하여 해석할 수 있다. 따라서 본 논문에서는 뉴런의 전기적인 각종 파라미터를 구한 후 전기회로의 분포정수회로 이론을 적용하여 자극전도 현상을 해석하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권5호
• /
• pp.259-267
• /
• 2001

칩의 집적도에 비례하여 설계검증 및 칩 제작 후의 결함점검은 갈수록 어려워지며 이러한 테스트 문제의 원초적 해결을 위하여 다양한 테스트설계 기술이 널리 개발되고 있다. 상위 수준의 테스트설계에서는 회로의 기능에 대해서는 알 수 있으나 구조에 대해서는 알 수 없고, 하위 수준의 테스트설계에서는 회로의 구조를 알 수 있으나 기능은 알 수 없다. 따라서 테스트 설계는 기능을 기술하는 상위 수준에서부터 고려되어 하위 게이트수준에서 스캔플립플롭을 선택하여야 최적화된 성능을 얻을 수 있다. 본 논문에서는 테스트용이도를 증진시키기 위해, 상위수준의 기능정보에 대해서는 테스트점을 삽입하여 제어흐름(control flow)을 변경하고, 상위 수준의 합성 후에 하위 수준에서 스캔플립플롭을 선택하여 다시 합성하는 상위.하위 수준에서 통합된 테스트 합성 기술을 제안한다. 실험결과 통합된 테스트 합성 기술이 대부분의 벤치마크 회로에서 높은 고장검출율을 보여주고 있다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 B
• /
• pp.665-666
• /
• 2006

BLDC 모터는 전자적인 스위칭에 의해 전류(轉流)가 수행되므로 정상적인 동작만을 고려하여 모터 드라이버를 설계한 경우에는 초기 기동에 실패하는 사례가 빈번히 발생한다. 그 원인은 대개의 참고문헌이나 기술자료에서 초기 기동에 관한 요구사항은 찾아보기 매우 힘들고 전자부품의 특성상 사용자는 제조자가 서로 다른 다수의 부품을 조합하여 회로를 구성해야 하기 때문이다. 본 논문에서는 저자가 경험한 개발 사례를 중심으로 초기 기동실패의 원인분석과 그 해결책을 소개한다. 논문의 지면관계상 구체적인 이론에 근거한 기술보다는 회로설계에서 경험하는 실용적인 노하우를 중심으로 간추려서 소개한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2017년도 전력전자학술대회
• /
• pp.14-15
• /
• 2017

본 논문은 브릿지형 양방향 전력변환장치의 기본 제어 방식을 유지하면서 효율을 향상시키기 위하여 소프트 스위칭을 하는 준공진 회로를 비교한다. 각 회로의 이론적 분석 및 시뮬레이션 검증을 통하여 제어 방식과 효율 개선 관점에서 장단점을 분석한다. 분석결과를 기반으로 전력변환장치의 정격용량 및 스위칭 주파수에 적합한 준공진 스위칭 셀을 도출한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.275-276
• /
• 2014

본 논문에서는 저 전압스트레스를 갖는 LED 구동회로를 제안한다. 기존 회로는 높은 출력 전압 사양의 LED 모듈을 구동하기 위하여 부스트 컨버터를 사용하며, 이에 따라 반도체 소자들의 전압스트레스가 높다. 반면, 제안된 회로는 높은 LED 출력전압을 구동하기 위하여 벅 컨버터의 출력전압에 Floating 된 보조전압을 더해 LED를 구동하기 때문에 반도체 소자의 전압스트레스를 현저히 줄일 수 있으며, 별도의 dimming 스위치가 필요 없는 장점이 있다. 본 논문에서 제안된 회로의 우수성을 검증하기 위하여 이론적 분석과 210W급 55인치 4-Channel LED 구동회로에 적용하여 실험결과를 제시한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.347-348
• /
• 2014

본 논문에서는 3D TV를 위한 다채널 전류평형 단일스위치 LED 구동회로를 제안한다. 제안된 구동회로는 각각의 LED 채널의 정전류 제어를 위해 별도의 전력단을 사용하는 대신에 2차 측에 단 1개의 switch를 추가하여 하나의 채널 전류를 정전류 제어하고 나머지 다른 채널의 전류를 캐패시터의 성질을 이용한 회로를 사용함으로써 모든 채널 전류의 정전류 제어 및 전류평형이 가능한 회로이다. 추가된 switch는 ZCS(Zero Current Switching) 동작하므로 스위칭 손실을 최소화하여 고효율화 시킬 수 있다. 또한, 여러 LED 채널의 정전류 제어를 별도의 LED Driver단을 사용하지 않고 캐패시터의 성질을 이용하여 구현하기 때문에 소형화 및 저가격화가 가능하다. 최종적으로 제안된 회로의 우수성과 이론적 분석의 타당성 검증을 위해 46" LED 3D-TV 구동회로를 위한 시작품을 제작하여 고찰된 실험 결과를 제시한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.169-170
• /
• 2014

본 논문에서는 넓은 영전압 스위칭 범위를 가지며 클램프 다이오드와 클램프 스위치를 이용하여 비대칭 하프 브릿지 컨버터의 정상 입력 시 최적 설계가 가능하게 하여 모든 부하 조건에서 효율을 상승 시킬 수 있는 회로를 제안한다. Hold-up 조건 만족을 위하여 입력 전압이 낮은 경우에, 클램프 스위치를 동작시켜 변압기의 턴 비를 바꾸어 주어 출력 전압을 유지해준다. 정상 상태 동작에서는 클램프 스위치를 키지 않음으로써 클램프 다이오드 역할을 하여 2차 측 정류기의 전압 스트레스를 줄여주며, 보조 턴을 이용하여 클램프 다이오드에서의 도통 손실을 줄여 정상 상태에서의 비대칭 하프 브릿지 컨버터의 효율 최적화를 달성한다. 본 논문에서는 제안하는 회로의 이론적 해석 및 설계방법을 설명하고 실험결과를 통해 회로의 동작을 검증한다.