• 한국전자파학회논문지
• /
• 제15권3호
• /
• pp.258-264
• /
• 2004

본 논문에서는 40 ㎓ 대역 MMIC(Monolithic Microwave Intergrated Circuit) 이중평형 star 혼합기를 비아 공정이 있는 GaAs substrate(두께 4 mil)상에서 설계 및 제작, 측정하였다. 이중평형 star 혼합기를 구현하기 위해 발룬회로와 다이오드 설계가 필요했다. 발룬회로는 microstrip과 CPS(Coplanar Strip)를 이용하여 새로운 구조를 제안하여, 2 ㎓ 대역으로 주파수를 낮추어 새로운 구조의 발룬 성능을 PCB로 제작하여 확인한 바 있다. 이를 바탕으로 40 ㎓에서 MMIC 발룬을 설계하였다. 제안된 발룬은 비아 공정이 포함된 MMIC 회로에 적 합하며, 이중평형 혼합기 구현에 쉽게 적용 가능하다는 특징이 있다. 다이오드는 p-HEMT를 사용하는 밀리미터파 대역의 다른 MMIC 회로들과의 호환성을 고려하여, p-HEMT 공정을 기반으로 한 쇼트키 다이오드를 설계하였다. 이를 이용 제안한 발룬회로와 다이오드를 조합하여, 이중평형 star 혼합기를 구현하였다. 혼합기의 측정 결과 LO전력이 18 ㏈m일 때, 변환손실 약 30 ㏈를 얻었다. 이는 p-HEMT의 AlGaAs/InGaAs 층에 의한 다이오드 때문이며, p-HEMT구조에서 AlGaAs층을 식각하여 단일 접합 다이오드를 만들면 혼합기의 성능이 개선될 것으로 예상된다.

• 문화기술의 융합
• /
• 제6권2호
• /
• pp.515-520
• /
• 2020

디지털 회로설계 기술에서 사용되는 CMOS는 양자 터널링 현상 등으로 인해 집적도의 한계에 다다르고 있다. 이를 대체할 수 있는 양자점 셀룰러 오토마타(QCA : Quantum-dot Cellular Automata)는 적은 전력 소모와 빠른 스위칭 속도 등으로 많은 장점이 있음으로 CMOS의 많은 디지털 회로들이 QCA 기반으로 제안되었다. 그중에서도 멀티플렉서는 D-플립플롭, 레지스터 등 다양한 회로에 쓰이는 기본 회로로써 많은 연구가 되고 있다. 하지만 기존의 멀티플렉서는 공간 효율성이 좋지 않다는 단점이 있다. 따라서, 본 논문에서는 셀 간 상호작용을 이용하여 새로운 다층구조 멀티플렉서를 제안하고, 이를 이용하여 D-래치를 제안한다. 본 논문에서 제안하는 멀티플렉서와 D-래치는 면적, 셀 개수, 지연시간이 개선되었으며, 이를 이용하여 큰 회로를 설계할 시 연결성과 확장성이 우수하다. 제안된 모든 구조는 QCADesigner를 이용해 시뮬레이션하여 동작을 검증한다.

• 한국전자파학회논문지
• /
• 제21권6호
• /
• pp.610-616
• /
• 2010

본 논문에서는 주파수 선택 구조를 기반으로 하는 인공 자기 도체 구조를 설계하기 위하여 최적화 알고리즘 중 하나인 particle swarm optimization(PSO) 기법을 이용하였다. 주파수 선택 구조로서 Jerusalem Cross를 갖는 인공 자기 도체의 등가 회로 모델에 PSO를 적용하여, 원하는 공진 주파수 대역을 갖는 최적의 설계값을 얻어낼 수 있음을 확인하였다. 우선 유도한 등가 회로 모델로부터 공진 주파수와 반사 계수 위상 특성을 구하여 상용 소프트웨어로 얻은 값과 일치하는 것을 확인하여 본 논문의 유효함을 확인하였으며, 이로부터 원하는 공진 주파수에 대해 최적화 과정을 통하여 설계 파라미터를 추출하였다. 본 논문에서 유도한 최적화 과정을 이용한 주파수 선택 구조 기반 인공 자기 도체 구조 설계 방법을 이용하여 여러 다른 종류의 주파수 선택 구조 형태를 갖는 인공 자기 도체 구조뿐만 아니라, 인공 자기 도체 구조를 이용한 소형 안테나 접지면 설계 등 마이크로파 회로 설계에 유용하게 사용할 수 있다.

• 마이크로전자및패키징학회지
• /
• 제25권4호
• /
• pp.59-66
• /
• 2018

본 논문에서는 수치해석을 사용하여 반도체용 패키지에 적용된 인쇄회로기판 (PCB(printed circuit board)) 구조를 다층 구조의 소재 특성을 모델링한 것과 단일 구조라고 가정한 모델링을 적용하여 warpage를 해석함으로써 단일 구조 PCB 모델링의 유용성을 분석하였다. 해석에는 3층과 4층 회로층을 갖는 PCB가 사용되었다. 또한 단일 구조 PCB의 재료 특성값을 얻기 위해 실제 제품을 대상으로 측정을 수행하였다. 해석 결과에 의하면 PCB를 다층 구조로 모델링한 경우에 비해 단일 구조로 모델링한 경우에 warpage가 증가하여 PCB 구조의 모델링에 따른 warpage 분석결과가 분명한 유의차가 있었다. 또한, PCB의 회로층이 증가하면 PCB의 기계적 특성인 탄성계수와 관성모멘트가 증가하여 패키지의 warpage가 감소하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2014년도 전력전자학술대회 논문집
• /
• pp.381-382
• /
• 2014

하이브리드 자동차는 동력을 얻기 위해 엔진과 전동기를 모두 사용한다. 이 하이브리드 자동차의 구동부 구조는 다양한 형태로 구성할 수 있는데, 이 중 직렬-병렬 구조는 엔진의 토크 및 속도 자유도를 모두 확보할 수 있어 높은 효율을 달성할 수 있다. 직렬-병렬 구조는 발전기, 전동기, 그리고 속도 분배를 위한 유성 기어를 이용하여 주로 구현되고 있고, 최근에는 다양한 새로운 형태의 전동기가 개발되어 이를 구동부에 적용하는 것에 관한 연구가 진행되고 있다. 본 논문에서는 이 중 고정자를 회전자에 독립적으로 회전시킬 수 있는 새로운 형태의 전동기를 사용하는 구조에 관한 내용을 다룬다. 위의 전동기는 기존 구조에서 유성 기어 및 발전기의 역할을 대체하여 토크 분배 및 전기적 출력 변환을 수행할 수 있다. 또한, 회전하는 고정자에 인버터 회로를 탑재하여 슬립 링 대신 회전하는 고정자에 전력을 공급하는 방식을 제안한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2016년도 전력전자학술대회 논문집
• /
• pp.69-70
• /
• 2016

본 논문에서는 공진형 DC/DC Converter와 Single-Switch Boost Converter 구조를 적용한 철도차량용 보조전원장치를 제안한다. 제안하는 회로는 기존 대비 반도체 소자의 개수 저감 및 반도체 소자의 전압 스트레스를 해당 회로부 입력전압의 1/2 이하로 저감 가능하여 낮은 내압의 반도체 소자를 적용할 수 있다. 150kW급 철도차량용 보조전원장치 회로를 컴퓨터 기반 시뮬레이션을 통해 검증하였다.

• E2M - 전기 전자와 첨단 소재
• /
• 제6권2호
• /
• pp.98-108
• /
• 1993

전자 전기 회로는 낙뢰, 인체에 대전된 전하의 방전 및 스위칭 동작에 의해서 생긴 광도 써어지 전압이 침입하는 경우가 종종 발생하게 된다. 그러한 이상전압에 대해서 회로를 보호하기 위해서 회로의 절연내력을 증기시키거나 보호장치를 부착한다. 일반적으로 경제적인 면을 고려하여 보호장치를 부착하는 방법을 채택하고 있다. 지금까지 과전압 흡수소자로서 SiC, 제너 다이오드, 방전갭 및 ZnO 바리스터의 구조, 제조방법, 전기적인 특성, 응용범위 및 앞으로의 개발 과제에 대해서 소개하고져 한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.341-344
• /
• 2001

본 논문에서는 타원곡선 알고리즘에 기반한 공개키암호시스템 구현을 다룬다. 공개키의 길이는 193비트를 갖고 기약다항식은 p(x)=x/sup 193＋x/sup 15＋1을 사용하였다. 타원곡선은 polynomial basis 로 표현하였으며 SEC 2 파라메터를 기준으로 하였다 암호시스템은 polynomial basis 유한체 연산기로 구성되며 특히, digit-serial 구조로 스마트카드와 같이 제한된 면적에서 구현이 가능하도록 하였다. 시스템의 회로는 VHDL, SYNOPSYS 시뮬레이션 및 회로합성을 이용하여 XILINX FPGA로 회로를 구현하였다. 본 시스템 은 Diffie-Hellman 키교환에 적용하여 동작을 검증하였다.

• 한국전자파학회:학술대회논문집
• /
• 한국전자파학회 2001년도 종합학술발표회 논문집 Vol.11 No.1
• /
• pp.176-179
• /
• 2001

본 논문에서는 접지면에 스파이럴 형태로 식각된 패턴을 갖는 DGS (Defected Ground Structure) 전송선로가 제시되었다. 제시된 스파이럴 DGS 회로에 대한 새로운 등가회로 모델을 제안하였고 등가회로의 각 파라미터는 EM-시뮬레이션과 DGS의 공진 특성 조건식으로부터 유도하였다. 스파이럴 DGS의 등가회로는 λ/2 단락 전송선로와 병렬로 연결된 인턱터로 구성된 비교적 간단한 구조로 제시되었다. 등가회로의 각 파라미터를 추출하고 기존의 아령 형태의 DGS 회로와 특성을 비교하여 장단점에 따른 그 응용성을 고찰하였다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2003년도 하계학술대회 논문집
• /
• pp.197-200
• /
• 2003

본 논문에서는 IEEE 802.11a 무선 LAN 용 CODEC 회로를 설계하고, VHDL 코딩과 FPGA에 의한 회로설계 검증에 관해 기술한다. IEEE 802.lla WLAN CODEC의 구조는 크게 데이터 보호를 위한 스크램블러/디스크램블러, 채널 에러에 대한 정보보호를 위한 Convolutional 부호기와 Viterbi 복호기로 구성된 채널 코덱, 그리고 연집에러를 랜덤 에러로 변화시키는 인터리버/디인터리버로 구성된다. 본 논문에서는, 이와 같은 CODEC의 각 부분을 하드웨어로 구현하기 위한 새로운 회로구성을 제안하고, 그 성능을 VHDL 코딩에 의한 시뮬레이션과 FPGA에 의한 하드웨어 검증 결과를 제시한다.