• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.15 no.3
• /
• pp.258-264
• /
• 2004

In this paper, MMIC double balanced star mixer for 40 ㎓ was implemented on GaAs substrate with backside vias. In the design of the MMIC mixer, the design of balun and diode was required. A novel balun structure using microstrip to CPS was presented. The 40 ㎓ balun was designed based on the design experience of the scale-down balun by 2 ㎓. The balun may be suitable for fabrication in MMIC process with backside via and can easily be applied for DBM(Double Balanced Mixer). A Schottky diode was designed and implemented using p-HEMT process considering the compatability with other high frequency MMIC's fabricated on p-HEMT base process. Finally, the double balanced star mixer was fabricated using the balun and the p=HEMP Schottky diode. The measured performance of mixer shows 30 ㏈ conversion loss at 18 ㏈m LO power. This insufficient performance is caused by the unwanted diode at AlGaAs junction in vertical structure of p-HEMT. If the p-HEMT's gate is recessed to AlGaAs layer, and so the diode is eliminated, the mixer's performances will be improved.

• The Journal of the Convergence on Culture Technology
• /
• v.6 no.2
• /
• pp.515-520
• /
• 2020

CMOS used in digital circuit design technology has reached the limit of integration due to quantum tunneling. Quantum-dot cellular automata (QCA), which can replace this, has many advantages such as low power consumption and fast switching speed, so many digital circuits of CMOS have been proposed based on QCA. Among them, the multiplexer is a basic circuit used in various circuits such as D-flip-flops and resistors, and has been studied a lot. However, the existing multiplexer has a disadvantage that space efficiency is not good. Therefore, in this paper, we propose a new multilayered multiplexer using cell interaction and D-latch using it. The multiplexer and D-latch proposed in this paper have improved area, cell count, and delay time, and have excellent connectivity and scalability when designing large circuits. All proposed structures are simulated using QCADesigner to verify operation.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.21 no.6
• /
• pp.610-616
• /
• 2010

In this paper, particle swarm optimization(PSO) is applied for the design of frequency selective surface based artificial magnetic conductor. An equivalent circuit model for this artificial magnetic conductor(AMC) with Jerusalem Cross arrays was derived and then PSO was applied for obtaining the optimized geometrical parameters with desired resonant frequency. The resonant frequency and the reflection phase characteristics from the optimization were compared to the results from commercial software for verifying the validity of this paper. The procedure presented in this paper can be applied to design the AMC with different frequency selective surface and also can be used for the design of microwave circuits like the AMC ground planes.

• Journal of the Microelectronics and Packaging Society
• /
• v.25 no.4
• /
• pp.59-66
• /
• 2018

In this paper, we analyzed the usefulness of single-structured printed circuit board (PCB) modeling by using numerical analysis to model the PCB structure applied to a package for semiconductor purposes and applying modeling assuming a single structure. PCBs with circuit layer of 3rd and 4th were used for analysis. In addition, measurements were made on actual products to obtain material characteristics of a single structure PCB. The analysis results showed that if the PCB was modeled in a single structure compared to a multi-layered structure, the warpage analysis results resulting from modeling the PCB structure would increase and there would be a significant difference. In addition, as the circuit layer of the PCB increased, the mechanical properties of the PCB, the elastic coefficient and inertia moment of the PCB increased, decreasing the package's warpage.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.381-382
• /
• 2014

하이브리드 자동차는 동력을 얻기 위해 엔진과 전동기를 모두 사용한다. 이 하이브리드 자동차의 구동부 구조는 다양한 형태로 구성할 수 있는데, 이 중 직렬-병렬 구조는 엔진의 토크 및 속도 자유도를 모두 확보할 수 있어 높은 효율을 달성할 수 있다. 직렬-병렬 구조는 발전기, 전동기, 그리고 속도 분배를 위한 유성 기어를 이용하여 주로 구현되고 있고, 최근에는 다양한 새로운 형태의 전동기가 개발되어 이를 구동부에 적용하는 것에 관한 연구가 진행되고 있다. 본 논문에서는 이 중 고정자를 회전자에 독립적으로 회전시킬 수 있는 새로운 형태의 전동기를 사용하는 구조에 관한 내용을 다룬다. 위의 전동기는 기존 구조에서 유성 기어 및 발전기의 역할을 대체하여 토크 분배 및 전기적 출력 변환을 수행할 수 있다. 또한, 회전하는 고정자에 인버터 회로를 탑재하여 슬립 링 대신 회전하는 고정자에 전력을 공급하는 방식을 제안한다.

• Proceedings of the KIPE Conference
• /
• 2016.07a
• /
• pp.69-70
• /
• 2016

본 논문에서는 공진형 DC/DC Converter와 Single-Switch Boost Converter 구조를 적용한 철도차량용 보조전원장치를 제안한다. 제안하는 회로는 기존 대비 반도체 소자의 개수 저감 및 반도체 소자의 전압 스트레스를 해당 회로부 입력전압의 1/2 이하로 저감 가능하여 낮은 내압의 반도체 소자를 적용할 수 있다. 150kW급 철도차량용 보조전원장치 회로를 컴퓨터 기반 시뮬레이션을 통해 검증하였다.

• Electrical & Electronic Materials
• /
• v.6 no.2
• /
• pp.98-108
• /
• 1993

전자 전기 회로는 낙뢰, 인체에 대전된 전하의 방전 및 스위칭 동작에 의해서 생긴 광도 써어지 전압이 침입하는 경우가 종종 발생하게 된다. 그러한 이상전압에 대해서 회로를 보호하기 위해서 회로의 절연내력을 증기시키거나 보호장치를 부착한다. 일반적으로 경제적인 면을 고려하여 보호장치를 부착하는 방법을 채택하고 있다. 지금까지 과전압 흡수소자로서 SiC, 제너 다이오드, 방전갭 및 ZnO 바리스터의 구조, 제조방법, 전기적인 특성, 응용범위 및 앞으로의 개발 과제에 대해서 소개하고져 한다.

• Proceedings of the IEEK Conference
• /
• 2001.06b
• /
• pp.341-344
• /
• 2001

본 논문에서는 타원곡선 알고리즘에 기반한 공개키암호시스템 구현을 다룬다. 공개키의 길이는 193비트를 갖고 기약다항식은 p(x)=x/sup 193＋x/sup 15＋1을 사용하였다. 타원곡선은 polynomial basis 로 표현하였으며 SEC 2 파라메터를 기준으로 하였다 암호시스템은 polynomial basis 유한체 연산기로 구성되며 특히, digit-serial 구조로 스마트카드와 같이 제한된 면적에서 구현이 가능하도록 하였다. 시스템의 회로는 VHDL, SYNOPSYS 시뮬레이션 및 회로합성을 이용하여 XILINX FPGA로 회로를 구현하였다. 본 시스템 은 Diffie-Hellman 키교환에 적용하여 동작을 검증하였다.

• Proceedings of the Korea Electromagnetic Engineering Society Conference
• /
• 2001.11a
• /
• pp.176-179
• /
• 2001

본 논문에서는 접지면에 스파이럴 형태로 식각된 패턴을 갖는 DGS (Defected Ground Structure) 전송선로가 제시되었다. 제시된 스파이럴 DGS 회로에 대한 새로운 등가회로 모델을 제안하였고 등가회로의 각 파라미터는 EM-시뮬레이션과 DGS의 공진 특성 조건식으로부터 유도하였다. 스파이럴 DGS의 등가회로는 λ/2 단락 전송선로와 병렬로 연결된 인턱터로 구성된 비교적 간단한 구조로 제시되었다. 등가회로의 각 파라미터를 추출하고 기존의 아령 형태의 DGS 회로와 특성을 비교하여 장단점에 따른 그 응용성을 고찰하였다.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2003.06a
• /
• pp.197-200
• /
• 2003

본 논문에서는 IEEE 802.11a 무선 LAN 용 CODEC 회로를 설계하고, VHDL 코딩과 FPGA에 의한 회로설계 검증에 관해 기술한다. IEEE 802.lla WLAN CODEC의 구조는 크게 데이터 보호를 위한 스크램블러/디스크램블러, 채널 에러에 대한 정보보호를 위한 Convolutional 부호기와 Viterbi 복호기로 구성된 채널 코덱, 그리고 연집에러를 랜덤 에러로 변화시키는 인터리버/디인터리버로 구성된다. 본 논문에서는, 이와 같은 CODEC의 각 부분을 하드웨어로 구현하기 위한 새로운 회로구성을 제안하고, 그 성능을 VHDL 코딩에 의한 시뮬레이션과 FPGA에 의한 하드웨어 검증 결과를 제시한다.