• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06d
• /
• pp.166-168
• /
• 2006

IP 주소 공유 기술인 FSL3/4는 IP 패킷의 헤더나 페이로드의 수정없이 단지 패킷 헤더 참조에 의해 로컬 네트워크의 호스트들에게 인터넷 풀 액세스 및 종단간 IPSEC 세션을 지원한다. 그러나 FSL3/4는 사용자 인터페이스를 제공하지 않으며 커널에 적재할 수 있는 모듈의 형태로만 존재하기 때문에 사용자 접근이 용이하지 않고, 추가적인 기능을 위해서는 커널 소스를 직접 수정해야 하는 불편함이 있다. 본 논문에서는 이런 문제점을 보완하고 FSL3/4 기능 확장을 립게 하는 Netfilter를 설계하고 구현하였다.

• The Bulletin of The Korean Astronomical Society
• /
• v.37 no.2
• /
• pp.224.2-224.2
• /
• 2012

지상시험에서 위성 카메라의 규격에 정의된 모든 원격명령과 상태정보 인터페이스를 확인하고 카메라의 기능 시험을 수행해야 한다. 위성 카메라는 많은 원격명령 및 상태정보 인터페이스를 정의하여 사용하므로 수작업으로 이 모든 인터페이스 및 기능을 시험하는 것은 무리가 있다. 따라서 빠르고, 정확하고, 꼼꼼하게 이를 점검하기 위한 시험 소프트웨어가 필요하다. 시험 소프트웨어는 모든 원격 명령을 카메라에 전송하고, 원격상태정보를 수신하여 명령의 동작여부와 카메라의 상태를 확인한다. 소프트웨어는 명령마다 임의로 파라미터를 세팅할 수 있어 정상적인 명령에 대한 카메라의 동작뿐만 아니라, 비정상 명령에 대한 처리 능력까지 살필 수 있다. 또한 시스템의 메모리에 데이터를 업로드 혹은 다운로드할 때는 데이터의 양이 많기 때문에 소프트웨어는 여러 서브 명령으로 나누어 전송하거나 수신하는 것이 필요하다. 메모리 업로드 다운로드를 위해 소프트웨어는 인터페이스 규격에 맞추어 헤더 정보를 생성하고, 데이터 분석을 위해 별도의 기능을 갖는다. 소프트웨어는 비주얼 C++과 네트워크 기반의 데이터소켓버스를 이용하여 설계하였다. 메인 GUI는 데이터소켓버스를 이용하여 로컬컴퓨터의 서버를 구동하여 카메라를 제어하고 영상데이터를 수신한다. 소프트웨어는 유저가 운용하기 쉽고, 모든 명령과 상태정보 인터페이스를 빠짐없이 점검하기 위해 기능별로 분류하였으며 명령과 연관된 상태정보를 함께 체크할 수 있도록 하였다. 또한 시험시 카메라의 상태를 확인하기 위하여 전원상태, 온도, 기본 상태정보를 항상 모니터링하는 기능을 추가적으로 갖는다.

• Proceedings of the Optical Society of Korea Conference
• /
• 2000.02a
• /
• pp.116-117
• /
• 2000

전광 네트워크(All-optical Network)에서 중요한 기능을 담당하는 전광 교환기는 전광 교환 소자 (All-optical Switching Element)로 이루어져 있는데, 각 교환 소자들은 스위칭 모듈(SM), 라우팅 제어 처리기(RCP), 헤더 처리 모듈(HPM), 그리고 입/출력 인터페이스 모듈(IIM, OIM)로 이루어져 있다. 스위칭 시스템 내에 도착하는 패킷은 원하는 스위치의 출력단에 도착하기 전에 많은 교환 소자(SE)들을 지나가게 되는데, 이 때 수많은 패킷들이 서로 충돌하게 되며, 이 과정에서 패킷이 손실된다. (중략)

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 2003.07a
• /
• pp.279-282
• /
• 2003

Mobile Ad hoc망의 경우 단말기에서 무선접속 인터페이스만 있으면 침입자로 하여금 쉽게 접속이 가능하게 하며, SSID와 WEP Key를 쉽게 취득하여 네트워크의 일원으로 참여할 수 있는 보안상의 취약성이 존재한다. 보안 취약성을 극복하기 위해서는 한정된 에너지 자원과 프로세서를 가진 무선 단말기로 침입탐지를 수행하기에는 문제점들이 존재한다. 따라서 본 논문에서는 프로세스 부하를 줄이는 IEEE802.11 Frame헤더의 Sequence Number 분석방법과 효과적으로 침입을 탐지할 수 있는 RF Monitoring을 이용하여 Mobile Ad hoc 환경에 적합한 칩입탐지 시스템을 제안한다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.11 no.11
• /
• pp.2032-2038
• /
• 2007

Embedded Controller which controls whole system is most important part of embedded system. Nowadays, new technique called SoC is more using than ASIC. But SoC have some problems. Because of long development time and high cost, it is hard to applying SoC to small and medium enterprise. So many companies use IP technique combined with embedded processor. High resolution inkjet marking system is printing system with embedded controller. It is used in various part of industry. But it has many problems such as printing quality, marking errors, system faults and so on. In this paper, we designed and implemented IP that can solve the printing quality problems. We analyzed total-logic-elements and timing by simulation. As a result of simulation, we could verified that output signals satisfied reference timing. Appling IP to high resolution inkjet marking system, we could get good quality printing message.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.8 no.6
• /
• pp.1107-1114
• /
• 2004

System Packet Interface Level 4 Phase 2(SPI-4.2) is an interface for packet and cell transfer between a physical layer(PHY) device and a link layer device, for aggregate bandwidths of OC-192 ATM and Packet Over Sonet/SDH(POS), as well as 10Gbps Ethernet applications. SPI-4.2 core consists of Tx and Rx modules and supports full duplex communication. Tx module of SPI-4.2 core writes 64-bit data word and 14-bit header information from the user interface into asynchronous FIFO and transmits DDR(Double Data Rate) data over PL4 interface. Rx module of SPI-4.2 core operates in vice versa. Tx and Rx modules of SPI-4.2 core are designed to support maximum 256-channel and control the bandwidth allocation by configuring the calendar memory. Automatic DIP4 and DIP-2 parity generation and checking are implemented within the designed core. The designed core uses Xilinx ISE 5.li tool and is described in VHDL Language and is simulated by Model_SIM 5.6a. The designed core operates at 720Mbps data rate per line, which provides an aggregate bandwidth of 11.52Gbps. SPI-4.2 interface core is suited for line cards in gigabit/terabit routers, and optical cross-connect switches, and SONET/SDH-based transmission systems.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2000.11b
• /
• pp.95-100
• /
• 2000

본 논문에서는 디지털 TV 방송 스트림을 분석, 검증하기 위한 시스템을 PC 상에서 소프트웨어 기반으로 구현하였다. 저장되어 있는 MPEG-2 트란스포트 스트림(transport stream, TS) 파일을 입력으로 받으며 별도의 하드웨어 장치를 사용하지 않는다. 이 분석기는 PSI(program specific information), TS 섹션, TS 헤더 등 기본 내용뿐만 아니라, TS 패킷들을 오디오, 비디오, PCR(program clock reference), 부가 데이터, 널(null) 패킷 등으로 구분하여 그래픽 사용자 인터페이스 통하여 보여 준다. 또한, 현재 표시되고 있는 TS 패킷과 가장 가까운 I 프레임를 디스플레이 해줌으로써 비트스트림 상의 오류 부분과 실제 영상과 쉽게 매칭시킬 수 있도록 해 준다. 본 논문의 분석기는 MPEG-2 비트스트림 적합성 검사 기능도 제공하며, 데이터 방송을 위한 여러 가지 부가 데이터를 MPEG-2 기본 스트림에 삽입하는 기능도 갖고 있다. 본 논문의 분석기를 이용함으로써 저비용으로 방송 스트림을 분석, 검증할 수 있을 뿐만 아니라, 실험실 연구를 위한 데이터 방송용 비트스트림을 저비용으로 제작할 수 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2016.10a
• /
• pp.94-95
• /
• 2016

소프트웨어 정의 네트워킹 기술은 OpenFlow 프로토콜을 중심으로 제어평면과 전달평면의 인터페이스에 대한 연구 개발을 진행해왔다. 하지만, 새로운 헤더 포맷 또는 프로토콜에 대한 처리를 위해서는 OpenFlow Specification의 버전이 갱신되어야 하는 문제점이 있었다. 이에 대해 트래팩 처리가 특정 포맷에 한정되지 않도록 하기 위해, 네트워크 장비를 프로그래밍 하여 네트워크 관리자가 원하는 방식으로 트래픽을 처리할 수 있도록 하는 네트워크 장비 프로그래밍에 대한 연구가 활발하다. 본 논문에서는 데이터평면 프로그래밍에 대한 개략적인 연구 동향을 살펴본다.

• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.11 no.3
• /
• pp.290-294
• /
• 2018

Modern warfare exhibit a NCW (Network Centric Warfare) aspect through quick situation awareness and Command and Control. And Tactical messages operate on various tactical data links (TDLs). For monitoring TDL messages processed by data link processor(DLP), message analysers are generally developed as a component during system development. In addition, in order to forward TDL messages processed by DLP to the message anayzer, the interface messages between DLP and message analysers should be defined interface control document(ICD). We propose the methods using UDP or TCP packets provided by TDL layers that are delivered to DLP without communicating directly with DLP. Depending on TDL message standards and Interface Control Documents(ICDs), we design the message analyzer which communicates with data link processor using internal messages. Using known header field information from the TDL application standard such as JREAP-C, we can quickly filter candidate packets against collected packets and use the full data size information contained in the headers to verify the completed message. Because the methods proposed in this paper do not communicate directly with DLP, the methods proposed in this paper are enable to analyze the TDL application messages such as JREAP-C or Link-K without constraints in existing methods that should be reflected in the system configuration and ICD.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.32 no.6B
• /
• pp.325-333
• /
• 2007

An OS requires the device driver to control hardware IPs at application level. Development of a device driver requires specific acknowledge for target hardware and OS. In this paper, we present a system which generates a device driver together with an interface circuit. In the proposed system, an efficient device driver is generated by selecting a basic device driver skeleton, a function module code, and a header file table from the pre-constructed library and an interface circuit is constructed such that the generated device driver operates correctly. The proposed system is evaluated by generating a TFT-LCD device driver on the ARM922T core with 3.5 inch Samsung TFT-LCD in ARM-Linux environment. Experiment result shows that the writing time on the LCD is decreased by 1.12% and the compiled code size is increased by 0.17% compared to the manually generated one. The automatically generated device driver has no performance degradation in the latency of hardware control at the application program level. The system development time can be reduced using the proposed device driver generation system.