• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.1023-1026
• /
• 2006

가정이나 병원 등 해상에서 위급한 환자를 모니터링 할 때 현재의 심전도 측정기의 전극센서가 불편할 경우가 많다. 구급차량 내에서나 선박에서 환자를 측정시 흔들림이 심하기 때문에 전극이 떨어져 측정이 쉽지가 않으며 또 환자의 몸에 지방분이나 습기가 많을 경우를 쉽게 붙어있지 않아 측정이 더욱 힘들어진다. 본 연구에서는 환자가 언제든지 전극을 붙이고 화장실이나 외출까지도 자유롭게 할 수가 있도록 하였으며 또 흉부에 쉽게 착용이 용이하도록 부드러운 벤드 형태로 설계되었다. 심전도의 전극소재로는 전기저항특성이 우수하고 피부 트러블이 거의 없는 금을 소재로 한 제품을 적용하였으며 광전용적맥파 및 말초체온 등을 추가로 설계하여 다중생체신호를 모니터링 할 수 있도록 구현하였다. 본 실험에서는 가승이나 늑골부위에서는 생체신호전달이 좋았으며, 환자의 복부부위에서는 생체신호가 아주 작게 검출되었다. 전극소재로 금 전극을 사용하여 일반적인 전극을 이용할 때 보다 신호 검출이 우수하다는 결과를 얻었으며. 일반적인 전극은 단순1회용으로 끝나지만 금 전극센서는 반영구적이면서도 환자가 이동시 접촉력이 우수하여 보다 정확한 데이터를 얻을 수가 있었다.

• 대한전자공학회논문지SD
• /
• 제48권1호
• /
• pp.14-21
• /
• 2011

본 논문에서는 LTE-Advanced, Software defined radio(SRD)등 4G 이동통신 핵심기술에 응용 가능한 10b 500MS/s $0.13{\mu}m$ CMOS A/D 변환기(ADC)를 제안한다. 제안하는 AD는 저전력 특성을 만족하기 위해 특별한 보정기법을 포함하지 않는 단일 채널 형태로 설계되었으며, 500MS/s의 고속 변환속도를 만족하기 위해 폴딩 신호처리 기법을 사용하였다. 또한 하위 7b ADC의 높은 folding rate(FR)을 극복하기 위해 cascaded 형태의 폴딩 인터폴레이팅 기법을 적용하였으며, 폴딩 버스에서 발생하는 기생 커패시턴스에 의한 주파수 제한 및 전압이득 감소를 최소화하기 위해 folded cascode 출력단을 갖는 폴딩 증폭기를 설계하였다. 제안하는 ADC는 $0.13{\mu}m$ lP6M CMOS 공정으로 설계되었으며 유효면적은 $1.5mm^2$이다. 시제품 ADC의 INL, DNL은 10b 해상도에서 각각 2.95LSB, 1.24LSB 수준으로 측정되었으며, 입력주파수 9.27MHz, 500MHz의 변환속도에서 SNDR은 54.8dB, SFDR은 63.4dBc의 특성을 보인다. 1.2V(1.5V)의 전원전압에서 주변회로를 포함한 전체 ADC의 전력소모는 150mW ($300{\mu}W/MS/s$)이다.

• 한국해안해양공학회지
• /
• 제11권1호
• /
• pp.56-67
• /
• 1999

장기간의 해양 모니터링을 위해서는 종합관측부이를 국산화하여 활용하는 것이 요구된다. 이런 요구에 부응하여 한국과 비슷한 여건의 대만 성공대학과 공동연구를 통해 종합관측부이 제작기술을 도입하여 이를 한국에서 효율적으로 해양 환경 모니터링에 활용할 수 있게 발전·개선시켰다. 부이의 크기는 육상 운반과 해상 설치에 편리하도록 직경 2.5m로, NOAA의 3.0m 부이보다 작다. 부이의 동적특성을 수치모델로 해석하였는데, 주기가 4초 이상의 파랑을 관측하는 데는 문제가 없는 것으로 나타났다. 부이의 관측 및 제어 시스템을 개선하여 더 많은 관측센서를 부착할 수 있고, 전원 소모량을 줄이고 또 자료의 분석 및 관리 기능을 높혔다. 이 논문에서는 개선된 종합관측부이의 각 구성부분을 자세히 설명하였다. 종합관측부이는 풍향, 풍속,기온, 습도, 기압 및 파랑 등 기존의 해양 기상 요소에다 수온, 염분, DO, pH 및 탁도 등 해양환경 요소를 첨가하였다. 원해에 설치된 부이로부터 실시간 자료 전송을 위해 Inmarsat 위성통신 시스템을 이용하였다. 개선 제작된 부이는 포항 앞바다에서 1개월 간의 시범 운영을 통하여 계류, 자료 송신에 대한 성능 실험과 파랑자료를 검증하기 위하여 네덜란드의 Datawell사의 Wave-rider부이와 동시 관측 실험을 수행하였는데, 좋은 결과를 얻었다.

• 한국수자원학회:학술대회논문집
• /
• 한국수자원학회 2017년도 학술발표회
• /
• pp.495-495
• /
• 2017

도시화는 불투수면의 증가를 야기 시켜 물순환 왜곡, 다양한 오염 물질의 유입으로 인한 비점오염물질 유출, 인공 배출열의 증가로 인한 도시열섬효과 등 다양한 문제를 유발한다. 이러한 수리수문학적 및 환경생태학적 문제를 저감하기 위하여 도시지역과 같은 개발 사업에서는 수환경을 가능한 자연 상태로 복원하는 저영향개발(Low Impact Development, LID)기법이 중요한 대안으로 제시되고 있다. LID기법 중 하나인 옥상녹화는 에너지 이용을 최소한으로 한 자연 녹음의 효과적인 이용을 도모하여 환경공생도시 조성과 식물을 매개로한 자연 순환 과정을 도시구조에 도입하여 순환 시스템 재생이 가능 하도록한다. 노지녹화는 두꺼운 자연 토양을 이용하는 반면 옥상녹화는 적재하중의 제약(옥상의 적재하중 조건은 $150{\sim}180kgf/m^2$이다. 비중이 1.6~1.8인 토양을 20cm 객토한 경우, 약 $320kgf/m^2 $이상의 적재하중이 되기에 식재기반의 경량화는 중요한 사안이다.)으로 인해 용적밀도가 작은 인공경량토양 또는 개량토양을 이용하며, 토양 두께도 얇게 설정된다. 또한 토양의 두께는 식물의 크기와 종류 및 토양의 조성에 따라 다르기에 적재하중 조건을 고려한 적절한 토양과 식재 식물의 크기와 종류 결정은 중요하다. 이에 본 연구에서는 옥상녹화식생에 대한 평가와 이에 대한 시험 프로세스가 가능한 실험 장치를 개발하였다. 옥상녹화 효율성 검증실험장비는 1m*1m*0.6m 아크릴 재질의 녹화셀로 경사조절이 가능하도록 설계하여 경사변화에 따른 유출, 침투, 증발산량의 탄성도 모의 평가를 할 수 있다. 또한 4점식 형태의 로드셀을 이용하여 녹화셀에서 발생하는 증발산량을 측정하고 관측된 증발산량은 RS-232c 이상의 통신프로토콜을 사용하여 주기적인 관측치의 송수신이 가능하며 주기적 자료송수신 외에도 옥상 녹화셀의 측면에 하중 표시기를 설치하여 관측이 가능하다. 또한 저면에 바퀴설치를 통하여 이동 실험이 용이하며 현재 부산대학교 양산캠퍼스 한국 GI&LID 실증단지 연구센터 내 옥상녹화 실험장에 옥상녹화 효율성 검증 실험 장비를 설치하여 자연 혹은 인공강우를 통한 유출, 침투, 증발산량의 시험계측을 실시중이다. 이러한 옥상녹화 효율성 검증실험장비는 최대 하중 2,000kg, 측정해상도 0.02kg 이상을 허용하는 로드셀과 녹화셀을 이용하여 하중을 고려한 식생의 종류에 따른 평가가 가능하므로 최적 식재기반 단면구조 개발에 이용될 수 있을 것이다. 또한 토양 함수량 변화 측정으로 옥상녹화에 이용되는 다양한 종류의 식물의 염분에 대한 저항성과 식물의 성장능력을 평가하여 녹화공간에 따른 옥상녹화에 사용할 식생을 결정할 수 있다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.75-85
• /
• 2009

본 논문에서는 two-carrier W-CDMA 응용과 같이 고해상도, 저전력 및 소면적을 동시에 요구하는 3G 통신 시스템 응용을 위한 13비트 100MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 4단 파이프라인 구조를 사용하여 고해상도와 높은 신호처리속도와 함께 전력 소로 및 면적을 최적화하였다. 입력 단 SHA 회로에는 면적 효율성을 가지멸서 고속 고해상도로 동작하는 게이트-부트스트래핑 회로를 적용하여 1.0V의 낮은 전원 전압동작에서도 신호의 왜곡없이 Nyquist 대역 이상의 입력 신호를 샘플링할 수 있도록 하였다. 입력 단 SHA 및 MDAC에는 낮은 임피던스 기반의 캐스코드 주파수 보상 기법을 적용한 2단 증폭기 회로를 사용하여 Miller 주파수 보상 기법에 비해 더욱 적은 전력을 소모하면서도 요구되는 동작 속도 및 안정적인 출력 조건을 만족시키도록 하였으며, flash ADC에 사용된 래치의 경우 비교기의 입력 단으로 전달되는 킥-백 잡음을 줄이기 위해 입력 단과 출력 노드를 클록 버퍼로 분리한 래치 회로를 사용하였다. 한편, 제안하는 시제품 ADC에는 기존의 회로와는 달리 음의 론도 계수를 갖는 3개의 전류만을 사용하는 기준 전류 및 전압 발생기를 온-칩으로 집적하여 잡음을 최소화하면서 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 13비트 해상도에서 각각 최대 0.70LSB, 1.79LSB의 수준을 보이며, 동적 성능으로는 100MS/s의 동작 속도에서 각각 최대 64.5dB의 SNDR과 78.0dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.22mm^2$이며, 1.2V 전원 전압과 100MS/s의 동작 속도에서 42.0mW의 전력을 소모하여 0.31pJ/conv-step의 FOM을 갖는다.