• Journal of KIISE:Software and Applications
• /
• v.37 no.4
• /
• pp.323-339
• /
• 2010

The complexity of embedded systems and the effort to develop them has been rising in proportion with their importance. Also, the heterogeneity of the hardware and software parts in embedded systems makes it more challenging to develop. Errors caused by hardware/software interfaces, especially, account for up to 13 percent of failures with an increasing trend. Therefore, verifying the interface between hardware and software in embedded system is one of the most important research areas. However, current approaches such as co-simulation method and model checking have explicit limitations. In this paper, we propose the synthesizable interface co-verification framework for hardware/software co-design. Firstly, we introduce the separate interface specifications for the heterogeneous components to describe hardware design and software design. Our specifications are expressive enough to describe both. We also provide the transformation rules from the software specification to the hardware specification so that the whole system can be described from the software view. Secondly, we address the solution of verifying the interface of the software and hardware design by adopting and extending existing verification-techniques and extending them. In hardware interface verification, we exploit the model checking technique and provide more efficient verification by closing the hardware design from the assumption of the software behavior which is ensured by software verification step. Lastly, we generate the interface codes such as device APIs, device driver, and device controller from the specification so that verified hardware and software codes can be synthesized without extra efforts.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10c
• /
• pp.658-660
• /
• 2003

내장형 시스템의 일종인 네트워크 스위치는 소프트웨어의 하드웨어 의존성 때문에 그 개발에 어려움이 있다. 첫째, 하드웨어와 소프트웨어의 개발이 순차적으로 밖에 이루어지지 못하므로 개발 시간이 현저히 지연되며, 둘째. 하드웨어에 따라 소프트웨어가 이식되어야 하므로 개발 노력이 낭비된다. 특히 네트워크 스위치의 소프트웨어는 하드웨어에 의존적일 뿐 아니라, 소프트웨어 모듈 간에도 의존적인 요소가 존재하므로 개별적으로 개발된 소프트웨어들의 통합에 어려움이 있다. 본 논문에서는 네트워크 스위치 개발 시 앞서 언급한 내장형 시스템 개발 문제점을 해결하는 동시에, 소프트웨어 간의 의존성 역시 해결할 수 있는 소프트웨어 구조로써 가상의 스위치 계층을 설계하고 구현하였다. 또한 사례연구로써 OSI 2계층에서 동작하는 리눅스 기반의 스위치를 위한 각종 프로토콜을 본 논문에서 제안하는 가상의 스위치 계층을 기반으로 하여 개발하였으며. 개발 경험을 통하여 가상의 스위치 계층이 하드웨어와 소프트웨어 개발을 독립적으로 수행할 수 있도록 함으로써 스위치 개발 시간을 단축시키며, 또한 소프트웨어 통합 시 그 복잡도를 낮추고 소프트웨어의 신뢰성을 높이는 것을 검증하였다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.8 no.3
• /
• pp.261-267
• /
• 2002

In SOC(System On a Chip) designs, reducing time and cast for design verification is the most critical to improve the design productivity. this is mainly because the designs require co-verifying HW together with SW, which results in the increase of verification complexity drastically. In this paper, to cope with the verification crisis in SOC designs, we propose a new verification methodology, so called integrated co-verification, which lightly combine both co-simulation and co-emulation in unified and seamless way. We have applied our integrated co-verification to ARM/AMBA platform-based co-verification environment with a commercial co-verification tool, Seamless CVE, and a physical prototyping board. The experiments has shown clear advantage of the proposed technique over conventional ones.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.9A
• /
• pp.1368-1376
• /
• 2000

This paper describes the codesign method for IS-95 based CDMA(Code Division Multiple Access). By codesign we mean to design hardware and software simultaneously. Codesign lead to reduction in design time, cost and power consumption. When we partition a system into hardware and software, some modules with longer processing time and larger power consumption are implemented using hardware and the remaining part is implemented using software. In proposed design, we design the synchronous accumulator of CDMA searcher in hardware and the other part in software, The hardware part is designed using VHDL, while software part is designed using GC(Generic C). We simulated and verified the system using COSSAP in SYNOPSYSTM. Experimentation showed the maximum 48.5% speed reduction compared with the design using software only.

• Bulletin of the Korean Space Science Society
• /
• 2011.04a
• /
• pp.26.1-26.1
• /
• 2011

위성 편대비행 시스템에서 궤도 및 자세의 결정과 제어를 동시에 시뮬레이션 할 수 있는 통합 시스템을 설계하고 개발하였다. 실제 위성에서는 궤도 제어가 수행되는 동안 자세는 계속 변한다. 그러므로 임무수행을 위해 편대위성들의 자세를 동기화하기 위해서는 편대위성들의 자세 결정과 제어가 필요하다. 이와 같이 실제와 같은 시뮬레이션을 위해서, 궤도 및 자세의 결정과 제어를 동시에 수행할 수 있는 통합된 시뮬레이터 시스템이 필요하다. 통합 시뮬레이터 시스템의 개발은 기존에 연세대학교에서 개발한 GPS 시뮬레이터를 이용한 편대비행 테스트베드와 하드웨어 자세 시뮬레이터를 각각 보완한 후 통합하는 방법으로 수행하였다. 이 두 시스템은 서로 독립적으로 개발되었기 때문에 통합을 위하여 하드웨어 인터페이스와 소프트웨어 인터페이스 부분으로 나누어 설계와 개발을 수행하고, 최종적으로 결합하는 절차로 통합을 완료하였다. 마지막으로 개발된 통합 시뮬레이터 시스템과 통합 시나리오를 사용하여 궤도와 자세를 동시에 시뮬레이션 하고, 이를 통해 개발된 통합 시스템을 검증하였다. 이 연구를 통해 개발된 궤도와 자세가 통합된 하드웨어 시뮬레이터 시스템은 실제 위성에 가까운 시뮬레이션을 수행할 수 있을 뿐만 아니라 하드웨어와 소프트웨어 인터페이스에 대한 검증이 가능하고 실제의 하드웨어 특성으로부터 생기는 에러를 고려하여 알고리즘의 실제 성능을 평가할 수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11a
• /
• pp.799-801
• /
• 2005

임베디드 시스템은 소프트웨어와 특수한 기능을 추가한 하드웨어의 긴밀한 결합으로 이루어진다. 이러한 임베디드 시스템 설계는 빠른 시간 안에 안전하면서 다양한 하드웨어와 소프트웨어를 동시에 설계하여 테스트하는 것이 중요하다. 이를 위해서 개발 초기에는 다양한 하드웨어를 설계탈 수 있는 FPGA가 사용된다. 이러한 FPGA를 소프트웨어와 연결시켜주는 하드웨어 콘트롤러와 디바이스 드라이버 설계는 임베디드 시스템 개발에 있어서 중요한 부분을 차지한다. 본 논문은 FPGA를 포함하는 임베디드 시스템의 구조를 모델링하여 하드웨어의 기능에 따라 각 하드웨어를 제어하는 콘트롤러를 자동으로 생성하는 방법을 제안하였다.

• Information and Communications Magazine
• /
• v.34 no.1
• /
• pp.34-39
• /
• 2016

소프트웨어에 이어 하드웨어에서도 오픈소스시대가 열리고 있다, 소프트웨어와 하드웨어 분야에서의 오픈소스의 폭넓은 확산은 ICT 분야의 R&D 활동에서 새로운 연구 방법과 연구 분야의 확장을 가능케 할 것으로 생각된다. 오픈소스 생태계 하에서는 개별 연구조직의 크기나 연구 규모에 따른 장점은 줄어드는 반면 개인의 창의력이나 협업 능력이 연구경쟁력의 원천이 된다. 이에 따라 과거에는 시도하지 않았던 창의적인 선행연구나 시스템적인 융합연구도 가능해질 것이다. R&D는 단지 구현결과물을 얻는 것에 한정되는 것이 아니라, 개념 도출, 이에 따른 설계, 소프트웨어 및 하드웨어 구현, 적합성 및 상호운용성시험, 대규모 실증사업까지의 단계적이고 체계적인 추진과 이에 대한 문서화, 규격화 및 표준화 작업들을 포함한다. 이러한 작업은 순차적이 아니라 동시적으로 수행될 때 상호연계 검증에 따른 완성도 제고와 전주기 활동에 있어 총 시간 단축을 꾀할 수 있다. 본 고에서는 오픈소스 생태계에서 연구자들이 이러한 활동의 효과적인 수행과 협력적 융합연구를 위한 저비용 오픈소스 R&D 동시개발 플랫폼 방안을 제시한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10c
• /
• pp.49-51
• /
• 2001

현재 국내의 시각 관련 전문가들이 일반적으로 사용하는 자동 시각 굴절력-곡률계(Auto Ref-Keratometer)는 대부분 일본 제품들을 포함하는 외국산들이다. 최근 국내에서도 일부 기업에서 시각 측정기 부문에서의 개발을 행하고 있으나 아직 외국 제품들에는 정확도, 성능 등에서 크게 미흡한 수준을 보이고 있다 이에 좀 더 개선된 성능의 광학 부문, 소프트웨어 부문, 전자 하드웨어 부문등이 요구되고 있다. 이에 본 연구에서는 하드웨어의 변경 없이 전자 부문 소프트웨어의 다양한 변경을 가할 수 있도록 해 주어 개발 기간을 크게 줄일 수 있고 고객 데이터베이스 구축 등의 응용 확장도 가능하도록 범용성을 갖추 자동 시각 굴절력 곡률계의 전자 부문 하드웨어를 설계하였다. 본 전자 부문 하드웨어 시스템은 동시 개발 중인 광학 부문, 전자 부문 소프트웨어와 연동되어 외국 제품에 비교시 정확도와 성능면에서 근소하나마 향상된 결과를 낼 수 있게 하였을 뿐 아니라 향후 발전 가능성도 크게 향상시킬 수 있었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10b
• /
• pp.330-334
• /
• 2007

내장형 시스템이 점점 복잡해지면서 하드웨어/소프트웨어 통합설계의 중요성은 더욱 부각되고 있다. 이 하드웨어/소프트웨어 통합설계의 핵심 요소는 하드웨어/소프트웨어 통합시뮬레이션이다. 내장형 시스템을 구성하는 여러 컴포넌트들을 통합시뮬레이션 할 때 이종의 여러 시뮬레이터들을 동시에 사용하는 경우가 많은데 이 때 가장 문제가 되는 점은 시뮬레이터 간의 동기화에 따른 성능 저하이다. 이를 개선하기 위해 가상 동기화 기법이 제안된 바 있다. 그러나 가상 동기화 기법도 느린 시뮬레이터의 속도에 종속 될 수밖에 없다. 보통 가장 느린 시뮬레이터는 하드웨어 RTL 시뮬레이터이다. 본 논문은 하드웨어 RTL 시뮬레이터를 FPGA 에뮬레이터로 대체하면서 가상 동기화 기법을 사용한 통합에뮬레이션 환경을 구축해 보았다. 가상 동기화 기법을 적용하는 것은, 가상 동기화 기법의 장점대로 가상 동기화 기법의 통합시뮬레이션 커널과 FPGA 에뮬레이터 사이에 통신을 할 수 있게 해주는 인터페이스 프로그램을 제작하는 것만으로 가능했고 이렇게 구축한 환경에서 H.263 디코더로 실험을 한 결과 약 2.5배의 성능 향상을 얻을 수 있었다.

• Journal of Korea Multimedia Society
• /
• v.12 no.5
• /
• pp.617-632
• /
• 2009

In this paper we propose a technique of implementing the reconfigurable network protocol stack that allows for partitioning network protocol functions into software and hardware tasks on a SoC (System on Chip) platform. Additionally, we present a method that guarantees the deadline of both an individual task and messages exchanging among tasks in order to meet the deadline of real-time multimedia and networking services. The proposed real-time message exchange method guarantees the deadline of messages generated by multimedia services that are required to meet the real-time properties of multimedia applications. After implementing the networking functions of TCP/IP protocol suite into hardware and software tasks, we verify and validate their performance on the SoC platform. Experimental results indicate that the proposed technique improves the performance of TCP/IP protocol suit as well as application service satisfaction in application-specific real-time.