• 한국정보통신학회논문지
• /
• 제21권7호
• /
• pp.1276-1284
• /
• 2017

우리나라 경량 블록암호 표준인 LEA 알고리듬을 8-비트 데이터 패스의 하드웨어로 구현하고, 구현된 LEA-128 암호 프로세서에 대해 상관관계 전력분석 공격의 취약성을 분석하였다. 본 논문에서 적용된 CPA는 공격을 위해 가정된 라운드키 값으로 계산된 데이터의 해밍 거리와 LEA 암호 프로세서의 전력 소모량 사이의 상관 계수를 분석함으로써 올바른 라운드키 값을 검출한다. CPA 공격 결과로, 최대 상관계수가 0.6937, 0.5507인 올바른 라운드키 값이 검출되었으며, 블록암호 LEA가 전력분석 공격에 취약함이 확인되었다. CPA 공격에 대한 대응 방안으로 TRNG(True Random Number Generator) 기반의 매스킹 방법을 제안하였다. TRNG에서 생성되는 난수를 암호화 연산 중간 값에 더하는 마스킹 기법을 적용한 결과, 최대 상관계수가 0.1293와 0.1190로 매우 작아 잘못된 라운드키 값이 분석되었으며, 따라서 제안된 마스킹 방법이 CPA 공격에 강인함을 확인하였다.

• 한국콘텐츠학회논문지
• /
• 제10권1호
• /
• pp.103-113
• /
• 2010

RM이나 EDF에 기반을 둔 실시간 스케줄링 알고리즘들은 태스크들이 선점 가능함을 가정하고 있지만 현실적으로는 선점 불가능한 부분이 존재할 수도 있다. 또한 프로세서의 전력 소모를 줄이기 위한 기존의 스케줄링 알고리즘은 태스크 이용률을 기반으로 하여 블로킹 구간이 있는 경우와 없는 경우를 기준으로 두 가지 프로세서 속도($S_H$, $S_L$)를 결정한다. 이 알고리즘에서 높은 속도로 동작하는 $S_H$ 구간은 블로킹에 의한 우선순위 역전이 발생하는 구간이며 이 구간의 길이는 블로킹 구간을 포함한 태스크 종료시한까지로 설정된다. 본 논문에서는 $S_H$ 구간의 길이를 기존의 알고리즘보다 더 짧게 하여 전력소모율을 낮추는 방법을 제안하였다. 모의실험을 통해, 제안된 알고리즘의 전력소모율이 기존 알고리즘에 비하여 최대 13%만큼 감소되었음을 볼 수 있었다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2007년도 춘계학술대회 학술발표 논문집 제17권 제1호
• /
• pp.469-472
• /
• 2007

최근 많은 광대역 유무선 통신 응용분야에서 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 표준기술로 채택하고 있다 OFDM 방식의 고속 무선 데이터 통신를 위한 FFT 프로세서는 일반적으로 DSP(Digital Signal Processing)로 구현되었으나, 큰 전력 소비를 필요로 한다. OFDM의 단점인 전력문제를 보안하기 위해서 Current-mode FFT LSI가 제안되었다. 본 논문에서는 Current-mode FFT LSI의 구현을 위한 저전력 IVC를 설계하였다. 설계된 IVC는 FFT Block의 출력이 $13.65{\mu}A$ 이상일 때에 3V 이상의 전압을 출력하고, FFT Block의 출력이 $0.15{\mu}A$ 이하일 때에 0.5V 이하의 전압을 출력한다. 그리고 IVC의 총 소모전력은 약 1.65mW이다. $0.35{\mu}A$ 공정에서의 저전력 IVC를 설계함으로서, $0.35{\mu}A$ 공정에서의 Current-mode FFT LSI의 설계가 가능해졌다. 저전력 OFDM 통신용 Current-mode FFT LSI는 무선통신의 발전에 기여할 것으로 전망한다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2007년도 동계학술대회
• /
• pp.112-115
• /
• 2007

최근 부채널 공격으로 스마트 카드 같은 장치의 비밀키를 알아낼 수 있음이 알려지면서 많은 알고리즘에 대한 부채널 공격과 대웅 방안이 연구되고 있다. 차분전력분석은 부채널 공격의 일종으로 암호화 연산 중 발생하는 전력 소모 곡선을 통계적으로 분석하여 키를 알아내는 공격이다. 본 논문에서는 Hocker 형태의 IC칩 차분전력분석공격에 대한 실험 분석 모델을 설정한 후 이를 검증하고자 축소형 모델로 실험한다 실험 분석을 위하여 선정된 장치에 DES 암호알고리즘을 어셈블리로 구현한 후 8비트 마이크로프로세서 형 칩에 탑재하여 암호 알고리즘 실행 시에 발생되는 차분 전력 신호를 분석한다. 그리고 차분전력분석 공격에서 중요한 기술인 분류함수 설정에 따른 분석 성공 여부에 따른 비교를 한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 학술대회 논문집 정보 및 제어부문
• /
• pp.499-500
• /
• 2008

기존 칩들 사이에 사용되는 인터페이스는 많은 선을 사용하여 EMI문제를 발생시키고 PCB에 많은 중간을 차지한다. 이를 해결하기 위하여 개발된 UniPro는 적은 선으로 빠른 통신속도를 지원하며 저전력 통신을 위하여 D-PHY와 함께 사용된다. 본 논문에서는 MIPI 규격의 UniPro를 설계하였다. 설계된 UniPro는 4개의 데이터 레인과 1개의 클럭 레인으로 구성하여 디바이스 사이의 데이터 및 제어신호를 전송 가능하다. 또한 낮은 전력소모를 위하여 전원 관리 장치를 추가하였으며 수신한 데이터의 에러검출이 가능하도록 설계하여 신뢰도를 높였다. 설계된 인터페이스는 5,160 Gate크기이며 속도는 98MHz이다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 춘계학술발표대회
• /
• pp.889-892
• /
• 2009

최근 자동차 에어백 장치와 노트북 하드디스크에 사용되던 가속도센서가 크기가 작아지고 가격이 내려가면서 휴대폰 디지털 카메라, PMP, 네비게이션, 등 모바일 단말기 쪽으로 적용대상을 넓혀가고 있다. 휴대폰에 적용된 가속도센서는 주로 화면 자동회전, 셔터 손떨림 방지, 게임 등의 응용개발에 활용되고 있다. 본 논문에서는 휴대형 통신기기에 필수적으로 장착되는 베이스밴드 프로세서를 이용하여 보다 정밀하고 전력 소모 또한 줄일 수 있는 건강, 의료 응용에 사용이 가능한 기술을 제시 한다.

• 한국통신학회논문지
• /
• 제29권11A
• /
• pp.1263-1270
• /
• 2004

OFDM (Orthogonal Frequency Division Multiplexing) 기반의 무선 랜 모뎀에 사용되는 고속/저전력 64-점 FFT/IFFT 프로세서 코어를 설계하였다. Radix-2/4/8 DIF (Decimation-In-Frequency) FFT 알고리듬을 R2SDF (Radix-2 Single-path Delay Feedback) 구조에 적용하여 설계하였으며, 내부 데이터 흐름 특성에 대한 분석을 토대로 데이터 패스의 불필요한 switching activity를 제거함으로써 전력소모를 최소화하였다. 회로 레벨에서는 내부의 상수 곱셈기와 복소수 곱셈기를 절사형(truncated) 구조로 설계하여 칩 면적과 전력소모가 감소되도록 하였다. Verilog-HDL로 설계된 64점 FFT/IFFT 코어는 0.25-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과, 약 28,100 게이트로 합성되었으며, 추출된 게이트 레벨 netlist와 SDF를 이용한 타이밍 시뮬레이션 결과, 50-MHz＠2.5-V로 안전하게 동작하는 것으로 검증되어 64점 FFT/IFFT 연산에 1.3-${\mu}\textrm{s}$가 소요될 것으로 예상된다. 설계된 코어를 FPGA에 구현하여 다양한 테스트 벡터로 동작시킨 결과 정상 동작함을 확인하였으며, 50-dB 이상의 신호대잡음비(SNR) 성능과 50-MHz＠2.5-V 동작조건에서 약 69.3-mW의 평균 전력모소를 나타내었다.

• 대한전자공학회논문지SD
• /
• 제43권2호
• /
• pp.24-33
• /
• 2006

본 논문에서는 휴대용 정보기기 시스템에서 더욱 향상된 실시간 3D 그래픽 가속 능력을 갖는 SoC 구현을 위해 효과적인 3D 그래픽 Geometry 처리 IP 구조를 연구하였다. 이를 기반으로 3D 그래픽 Geometry 처리 과정에 필요한 부동소수점 연산기를 설계하였으며, 내장형 3D 그래픽 국제 표준인 OpenGL-ES를 지원하는 부동소수점 Geometry 프로세서를 설계하였다. 설계된 Geometry 프로세서는 Xilinx-Vertex2 FPGA에서 160k gate의 면적으로 구현되었으며, 80 MHz의 동작주파수 환경에서 실제 3D 그래픽 데이터를 이용하여 Geometry 처리 과정의 성능 측정 실험을 하였다. 실험 결과 80 MHz의 동작주파수에서 초당 1.5M 개의 폴리곤 처리 성능이 확인되었으며, 이는 타 3D 그래픽 가속 프로세서에 비하여 평균 2배 이상의 Geometry 처리 성능이다. 본 지오메트리 프로세서는 Hynix 0.25um CMOS 공정에 의한 측정결과 83.6mW의 소모전력을 나타낸다.

• 한국컴퓨터그래픽스학회논문지
• /
• 제17권2호
• /
• pp.37-43
• /
• 2011

스마트 폰을 비롯한 다양한 임베디드 환경에서 널리 쓰이는 2D 벡터 그래픽스 기술에는 OpenVG와 SVG Tiny가 대표적이다. 고해상도 화면에서 높은 재생속도의 벡터 그래픽스 응용을 위해서는, 이들을 효과적으로 가속해야 한다. 현재까지 OpenVG와 SVG Tiny의 구현방법에는, 전용 그래픽스 칩과 같은 하드웨어로 구현하는 방법과, 전체를 소프트웨어로 구현하는 방식이 있었다. 현재 시장에서 사용 가능한 벡터 그래픽스 전용 칩들은 상대적으로 고가에 큰 전력을 소비한다. 반면, 소프트웨어 구현에서는 100%에 가까운 CPU 사용률에서도 상대적으로 낮은 성능을 보이고, 이 경우에, 다른 멀티-쓰레드 응용프로그램들을 방해할 가능성이 컸다. 본 논문에서는, 현재 미디어 재생 기기들과 휴대폰들에 광범위하게 장착되어 있는 상용 멀티미디어용 하드웨어들을 사용하여 OpenVG와 SVG Tiny 양쪽 모두를 가속하는 비용대비 효과적인 방법을 제시한다. 멀티미디어 프로세서들을 효과적으로 사용함으로써, CPU 사용률과 전력소모량을 줄이면서도 OpenVG와 SVG Tiny를 최소 3.5배에서 최대 30배까지 성공적으로 가속할 수 있었다.

• 융합신호처리학회논문지
• /
• 제13권1호
• /
• pp.50-55
• /
• 2012

본 논문은 휴대용 초음파 진단기기에서 초음파 영상 크기 변화에 따라 요구되어지는 저전력 및 고성능을 만족시키기 위한 최적의 매니코어 프로세서 구조를 제안한다. 이를 위해 본 논문에서는 매니코어 프로세서 코어의 구조를 데이터의 크기에 따라 최대 일곱 가지의 프로세싱 엘리먼트(Processing Element, PE) 모델에서 성능 변화 및 전력 소모를 측정하였다. 모의실험 결과, 에너지 효율은 $256{\times}256$, $320{\times}240$, $800{\times}480$ 해상도를 갖는 영상에서 PE 수가 각각 1,024개, 64개, 256개 일 때 가장 높았다. 또한 $256{\times}256$와 $800{\times}480$ 해상도의 영상에서는 PE 수가 256개, $320{\times}240$ 해상도의 영상에서는 64개에서 가장 높은 면적 효율을 보였다.