• 문화기술의 융합
• /
• 제4권3호
• /
• pp.287-291
• /
• 2018

차세대 반도체 소자로 관심을 받고 있는 CNTFET은 소자의 소스와 드레인 사이에 CNT를 배치시켜, 기존 MOSFET보다 작은 전압으로 전자의 ballstic 혹은 near-ballastic 이동을 가능하게 만든 반도체 소자이다. CNTFET의 성능을 높이기 위해서는 많은 수의 CNT를 CNTFET 안에 높은 밀도로 배치해야 하기 때문에 CNT의 밀도를 증가시키기 위한 다양한 공정들이 개발되고 있다. 최근, 방향성 수축 전송 방법이 개발되어 CNTFET의 전류 밀도를 150uA/um까지 향상시켜줄 수 있음을 보이고 있어, CNTFET 기반 집적회로의 구현 가능성을 높이고 있다. 본 논문에서는, 방향성 수축 전송 방법으로 CNTFET 소자를 만들 경우, CNTFET 회로의 성능이 기존 MOSFET의 성능에 비해 얼마나 향상시킬 수 있는지 그 성능을 평가할 수 있는 방안을 논의하고자 한다.

• 사물인터넷융복합논문지
• /
• 제6권1호
• /
• pp.97-102
• /
• 2020

사물인터넷 환경에서 다중 객체의 스위치 제어는 고전압을 구동하기 위해 레벨 시프터가 있는 여러 솔리드 스테이트 구조로써 낮은 ON 저항과 양방향 릴레이 MOS 스위치를 통합했으며 외부 직렬 논리 제어에 의해 독립적으로 제어되어야 한다. 이 장치는 의료용 초음파 이미지 시스템, 잉크젯 프린터 제어 등의 IoT 기기뿐만 아니라, 켈빈 4 단자 측정을 사용한 PCB 개방 / 단락 및 누출 테스트 시스템과 같은 저전압 제어 신호에 의한 고전압 스위칭 제어가 필요한 응용 제품에 사용하도록 설계되었다. 이 논문에서는 FPGA (Field Programmable Gate Array) 테스트 패턴 생성을 사용한 아날로그 스위치 제어 블록의 구현 및 검증에 대하여 고찰하였다. 각 블록은 Verilog 하드웨어 설명 언어를 사용하여 구현된 후 Modelsim에 의해 시뮬레이션 되고 FPGA 보드에서 프로토타입화 되어 적용되었다. 제안된 아키텍처는 IoT 환경에서 여러개의 개체들을 동시에 제어하여야 하는 분야에 적용할 수 있으며 유사 형태의 IC를 테스트하기 위해 제안된 패턴 생성 방법을 적용할 수 있다.

• 융합신호처리학회논문지
• /
• 제8권2호
• /
• pp.113-118
• /
• 2007

본 논문은 Pspice의 Subcircuit을 이용한 새로운 DC-DC 컨버터시스템의 피드백 제어루프 설계 방법을 제안하였다. 제안한 피드백 제어루프 설계 방식의 절차는 DC-DC 컨버터의 소신호 모델링을 기반으로 하여 Pspice의 Subcircuit으로 프로그램 하였다. 이를 위해 ABM(Analog Behavioral Modeling)을 사용하였다. ABM은 시뮬레이터에서 프로그래밍 언어로 사용 될 수 있고 수식을 전기적 회로로 나타낼 수 있으므로 방정식의 모든 변수를 전압으로 변환 할 수 있었다. Subcircuit을 사용하여 Pspice의 DC 해석으로 오차보상기의 회로 소자 값을 쉽게 얻을 수 있었다. 개발 방법을 자세히 기술하였으며 응용 예제로 제안한 DC-DC 컨버터 피드백 설계 방법의 효과를 입증하였다. PWM기법을 이용한 컨버터회로는 인덕터 전류가 연속인 연속전류모드를 적용하여 평균화 및 선형화 전류기법을 사용하여 Buck 컨버터의 제어신호를 구하였다. 극점과 영점을 선정하는 방법으로 K-계수법을 적용하였으며, 이와 같은 설계절차는 일반적으로 안정한 성능을 얻을 수 있었다.

• 전기전자학회논문지
• /
• 제23권3호
• /
• pp.858-864
• /
• 2019

본 논문에서는 센서 유틸리티 네트워크에서 센서 노드들 사이의 주파수 차이로 인한 데이터 손실을 제거하기 위한 클록 시스템이 제안된다. 각 센서 노드를 위한 제안된 클록 시스템은 버스트 클록-데이터 복원 회로, 32-위상 클록을 출력하는 디지털 위상 고정 루프, 그리고 프로그래밍 가능한 개방형 루프 분수 분할기를 사용하는 디지털 주파수 합성기로 구성된다. 첫번째 센서 노드에는 버스트 클록-데이터 복원 회로 대신 능동 인덕터를 사용하는 CMOS 발진기가 사용된다. 제안된 클록 시스템은 1.2 V 공급 전압을 이용하는 65nm CMOS 공정에서 설계된다. 센서 노드들 사이의 주파수 오류가 1%일 때, 제안하는 버스트 클록-데이터 복원 회로는 기준 클록으로 5Mbps 데이터 속도에 대해 64배 체배된 주파수를 가짐으로 4.95 ns의 시간지터를 가진다. 설계된 디지털 주파수 합성기의 주파수 변경은 100 kHz에서 320 MHz의 주파수 범위에서 출력 클록의 한 주기 내에 수행된다.

• 전자공학회논문지
• /
• 제52권4호
• /
• pp.80-87
• /
• 2015

멤리스터는 인가된 전하의 크기에 따라 저항의 크기가 변화하고, 외부 전원이 끊겨도 이전의 저항 상태를 계속 기억하는 새로운 형태의 메모리소자이다. 일반적인 멤리스터는 직류 전압을 인가할 경우, 시간에 대해서 저항의 크기가 비선형적으로 프로그램밍되는 특성을 갖고 있다. 멤리스터에 대한 용이한 프로그램을 위해서는 시간에 대해서 저항의 크기가 선형적으로 증가 혹은 감소하는 것이 바람직하다. 본 연구팀은 과거 +, - 및 0 에 대한 가중치 프로그램이 가능한 멤리스터 브릿지 회로 구조를 제안한 바 있다. 멤리스터 브릿지 회로에서 두 개의 멤리스터는 서로 다른 극성으로 직렬 연결되고, 반대 극성의 멤리스터들 간의 상호 보완 관계에 의해 강력한 선형화 효과를 갖는다. 본 논문에서는 브릿지 회로의 시간에 대한 멤리스터의 선형적 프로그램 특성을 연구하였고, HP 사의 $TiO_2$ 멤리스터와 윈도우 기반 비선형성 멤리스터 모델을 사용하여 선형화 효과를 검증하였다. 멤리스터 브릿지 회로는 멤리스터를 이용한 시냅스 회로에서 시냅스의 가중치 프로그램을 수행할 경우, 유용하게 사용될 것으로 전망된다.