• Journal of the Microelectronics and Packaging Society
• /
• v.19 no.2
• /
• pp.67-72
• /
• 2012

In recent days, the wire width of IC is narrowed and the degree of integration of IC is increased to obtain the higher capacity of the devices in electronic industry. And then the surface quality of FCCL(Flexible Copper Clad Laminate) became increasingly important. Surface defects on FCCL are bump, scratch, dent and so on. In particular, bumps cause low reliability of the products. Even though there are bumps on the surface, if leveling characteristic of plating solution is good, it does not develop significant bump. In this study, the leveling characteristics of additives are investigated. The objective of study is to improve the leveling characteristic and reduce the surface step through additives and plating conditions. The additives in the electrodeposition bath are critical to obtain flat surface and free of defects. In order to form flat copper surface, accelerator, suppressor and leveler are added to the stock solution. The reason for the addition of leveler is planarization surface and inhibition of the formation of micro-bump. Levelers (SO(Safranin O), MV(Methylene Violet), AB(Alcian Blue), JGB(Janus Green B), DB(Diazine Black) and PVP(Polyvinyl Pyrrolidone) are used in copper plating solution to enhance the morphology of electroplated copper. In this study, the nucleation and growth behavior of copper with variation of additives are studied. The leveling characteristics are analyzed on artificially fabricated Ni bumps.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10c
• /
• pp.674-676
• /
• 1998

소자가 sub-quarter um급으로 축소됨에 따라 STI(Shallow Trench Isolation) 기술은 고 집적도의 ULSI 구현에 있어서 중요한 격리 방법으로 많이 사용되고 있다. 현재의 STI 기술은 주로 실리콘 기판을 식각 후 절연물질로 빈 공백이 없이 채우는 (void-free gap filling) 방법 [1,2]과 절연물질을 다시 표면 근처까지 CMP(Chemical Mechnical Polishing)로 etchback하여 평탄화를 하는 방법이 주요한 기술이 되고 있다. 또한 STI 구조로된 격리구조에서 만들어진 MOSFET의 전기적인 특성은 트랜치 격리의 상부 부분의 형태와 gap-filling 물질에 따라 큰 영향을 받게된다. 따라서 본 논문에서는 STI 구조로 만들어진 격리 구조에서 MOSFET의 hump 특성에 관해 연구하였다. 그 결과 hump는 STI 모서리에서 필드 옥사이드의 recess에 의한 모서리 부분에서의 전계 집중과 boron의 segration에 기인한 농도 감소로 인해 hump가 발생하는 것으로 나타났다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.116-116
• /
• 2008

Cu CMP 공정시 높은 압력으로 인하여 low-k 유전체막에 손실을 주며, 디싱과 에로젼 같은 문제점을 해결하기 위하여 기존의 CMP에 전기화학을 결합시킴으로서 낮은 하력에서의 Cu 평탄화를 달성 할 수 있는 ECMP(Electrochemical Mechanical Polishing)기술이 필요하게 되었다. 본 논문에서는 $NaNO_3$ 전해액이 Cu 표면에 미치는 영향을 SEM (Scanning electron microscopy), EDS (Energy Dispersive Spectroscopy), XRD(X-ray Diffraction)를 통하여 전기화학적 특성을 비교 분석하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2005.07a
• /
• pp.416-417
• /
• 2005

In this study, we optimized the process of Si anisotropy etching by combing tetramethyl ammonium hydroxide (TMAH) etching process with ultrasonic wave technology. New ultrasonic TMAH etching apparatus was developed and it was used for fabricating a $20{\mu}m$ thick diaphragm for Si piezoresistive pressure sensors. Based on comparison study on etch rate and surface flatness, it was observed that the Si anisotropy etching methode with new ultrasonic TMAH etching apparatus (at 40 kHz/ 500 watt) was superior to conventional etching methods with TMAH or TMAH+ammonium persulfate(AP) solutions.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2003.05a
• /
• pp.23-28
• /
• 2003

본 논문에서는 MEMS 공정기술을 이용하는 압저항(piezoresistive) 압력센서용 다이아프램의 최적구조 제작을 위한 TMAH(Tetramethyl Ammonium Hydroxide)의 식각특성을 연구하였다. KOH, EDP 등 기존의 공정 수행에 있어서 부딪치게 되는 환경적 요인을 개선하고, 생산성 향상을 위해 독성이 없고 CMOS 집적회로 공정과 호환성이 높은 TMAH를 사용하여, 식각온도와 TMAH 농도 및 식각시간에 따른 에칭률 변화를 측정하였다. 식각온도가 증가 함에 따라, 그리고 TMAH 농도가 감소함에 따라, Si 에칭률은 증가하였으나 hillock 발생률이 증가하여 식각표면의 평탄화 정도가 나빠졌다. 이러한 단점을 AP(Ammonium Persulfate) 첨가제를 이용하여 해결하였다. l5wt% 농도의 TMAH 800ml 용액을 가지고 매 10분당 같은 양의 AP를 1시간당 5g이 되도록 첨가하여, 한변의 길이가 100~400 $\mu\textrm{m}$인 정사각형 모양을 가진 우수한 이방성 다이아프램을 성공적으로 제작하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.111-111
• /
• 2008

태양전지는 태양에너지를 직접 전기에너지로 변환시켜주는 광전 소자로서 구조적으로 단순하고 제조 공정도 비교적 간단하지만, 실용화를 위해서는 비용적인 측면이 많은 걸림돌이 되고 있다. 기존의 실리콘 태양전지는 낮은 광흡수율, 고비용임에도 불구하고 가장 많이 활용되고 있는 태양전지 기술이다. 그러나 태양전지의 경제성 향상과 실용화를 위해서는 기존의 실리콘 태양전지 보다 고효율 및 고신뢰도의 박막형 태양전지의 개발이 필요하다. 박막헝 태양전지의 재료로는 비정질 실리콘, 다결정 실리콘. CIGS, CdTe 등이 있다. 그 중에서도 박막형 태양전지에 광흡수층 물질로는 밴드갭 에너지 (l.4eV 부근), 변환 효율, 경제성 등을 고려했을 때 II-VI족 화합물인 CdTe가 가장 적합한 것으로 각광받고 있다. 하지만 아직까지 실리콘 태양전지에 비해 효율이 많이 떨어지는 단점을 가지고 있기 때문에 효율을 더 끌어올리기 위한 연구가 활발히 진행되고 있는 실정이다. 또한 CMP(chemical mechanical polishing) 공정은 반도체 박막 분야뿐만 아니라 물리, 화학 반응의 기초 연구에도 널리 응용이 되는 기술로써, 시료와 연마 패드 사이의 회전마찰에 의한 기계적 연마와 연마제 (abrasive) 에 의한 화학적 에칭으로 박막 표면을 평탄화하는 기술이다. 본 연구에서는 sputtering 법에 의해 증착된 CdTe 박막에 CMP 공정을 적용하여 표면 특성을 개선한 뒤 태양전지 변환 효율과 직접적인 연관성을 가지고 있는 표면 및 광특성의 변화를 CMP 공정 전과 후로 비교하였다. 표면의 변화를 관찰하기 위해서 AFM(atomic forced microscope) 과 SEM(scanning electron microscopy) 을 이용하였으며, 광특성의 비교를 위해서 흡수율과 PL특성을 측정하였다.

• Proceedings of the KIEE Conference
• /
• 2006.10a
• /
• pp.95-96
• /
• 2006

ITO thin film is generally fabricated by various methods such as spray, CVD, evaporation, electron gun deposition, direct current electroplating, high frequency sputtering, and reactive DC sputtering. However, some problems such as peaks, bumps, large particles, and pin-holes on the surface of ITO thin film were reported, which caused the destruction of color quality, the reduction of device life time, and short-circuit. Chemical mechanical polishing (CMP) process is one of the suitable solutions which could solve the problems.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.5
• /
• pp.199-207
• /
• 2013

Spin images representing efficiently surface features of 3D mesh models have been used to detect facial landmark points. However, at a certain point, different normal direction can lead to quite different spin images. Moreover, since 3D points are projected to the 2D (${\alpha}-{\beta}$) space during spin image generation, surface features cannot be described clearly. In this paper, we present a method to detect 3D facial landmark using improved spin images by partitioning the search area with respect to angle. By generating sub-spin images for angular partitioned 3D spaces, more unique features describing corresponding surfaces can be obtained, and improve the performance of landmark detection. In order to generate spin images robust to inaccurate surface normal direction, we utilize on averaging surface normal with its neighboring normal vectors. The experimental results show that the proposed method increases the accuracy in landmark detection by about 34% over a conventional method.

• Korean Chemical Engineering Research
• /
• v.57 no.4
• /
• pp.519-524
• /
• 2019

Even though stainless steel foil is not a highly efficient material for film-type solar cell, it has strong passivation capability without additional process. In this study, silicone resin was employed during a-Si:H thin film solar cell fabrication for the purpose of planarization and electrical insulation. In the first stage of process, silicone resin was coat onto the stainless steel (STS) using spin coater with thickness of $2{\sim}3{\mu}m$ and followed by aluminum deposition using ion beam application. Unexpectedly buckling was formed during aluminum deposition process. After subsequent fabrication processes, solar cell performance was evaluated. In voltage-current data, slight increase of cell performance was obtained and interpreted by the increase of light scattering.

• Journal of IKEEE
• /
• v.19 no.1
• /
• pp.41-44
• /
• 2015

Silicon trench process for bulk fin field effect transistor (finFET) is suggested without using chemical mechanical polishing (CMP) that cause contamination problems with chemical stuff. This process uses thickness difference of photo resistor spin coating and silicon nitride sacrificial layer. Planarization of silicon oxide and silicon trench formation can be performed with etching processes. In this work 50 nm silicon trench is fabricated with AZ 1512 photo resistor and process results are introduced.