• 마이크로전자및패키징학회지
• /
• 제19권2호
• /
• pp.67-72
• /
• 2012

최근에 전자 산업 분야에서 장치의 고용량을 구현 하기 위해 구동 drive IC의 선폭은 좁아지고 집적도는 증가하고 있다. 이러한 반도체, 전자 산업 분야의 초소형화, 고밀도화에 따라 FCCL(Flexible Copper Clad Laminate)의 표면 품질이 더욱 중요해 지고 있다. FCCL의 표면 결함으로는 돌기, 스크레치, 덴트 등이 있다. 특히 돌기가 표면에 존재할 경우 후속 공정에서 쇼트와 같은 불량을 유발할 수 있으며, 제품의 품질 저하를 야기 시킬 수 있다. 하지만 표면에 돌기가 존재한다 하더라도, 전해액의 레벨링 특성이 우수하다면 돌기의 성장을 막을 수 있다.평탄하고, 결함이 없는 도금표면을 얻기 위해서는 첨가제의 역할이 필수적이다. 평탄한 구리 표면을 형성하기 위해서 stock solution에 가속제, 억제제, 레벨러를 첨가하였다. 레벨러를 첨가하는 이유는 평탄한 표면을 얻고, 돌기의 형성을 억제하기 위함이다. 구리도금 표면 형상을 향상시키기 위한 레벨러로는 SO(Safranin O), MV(Methylene Violet), AB(Alcian Blue), JGB(Janus Green B), DB(Diazine Black) and PVP(Polyvinyl Pyrrolidone)가 사용되었다. 도금 첨가제와 도금 조건의 변화를 통해 도금시레벨링 특성을 향상시키고, 레벨링 특성 측정을 위해 니켈 인공돌기를 제작 한 후 레벨링 특성을 측정하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 1998년도 가을 학술발표논문집 Vol.25 No.2 (2)
• /
• pp.674-676
• /
• 1998

소자가 sub-quarter um급으로 축소됨에 따라 STI(Shallow Trench Isolation) 기술은 고 집적도의 ULSI 구현에 있어서 중요한 격리 방법으로 많이 사용되고 있다. 현재의 STI 기술은 주로 실리콘 기판을 식각 후 절연물질로 빈 공백이 없이 채우는 (void-free gap filling) 방법 [1,2]과 절연물질을 다시 표면 근처까지 CMP(Chemical Mechnical Polishing)로 etchback하여 평탄화를 하는 방법이 주요한 기술이 되고 있다. 또한 STI 구조로된 격리구조에서 만들어진 MOSFET의 전기적인 특성은 트랜치 격리의 상부 부분의 형태와 gap-filling 물질에 따라 큰 영향을 받게된다. 따라서 본 논문에서는 STI 구조로 만들어진 격리 구조에서 MOSFET의 hump 특성에 관해 연구하였다. 그 결과 hump는 STI 모서리에서 필드 옥사이드의 recess에 의한 모서리 부분에서의 전계 집중과 boron의 segration에 기인한 농도 감소로 인해 hump가 발생하는 것으로 나타났다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.116-116
• /
• 2008

Cu CMP 공정시 높은 압력으로 인하여 low-k 유전체막에 손실을 주며, 디싱과 에로젼 같은 문제점을 해결하기 위하여 기존의 CMP에 전기화학을 결합시킴으로서 낮은 하력에서의 Cu 평탄화를 달성 할 수 있는 ECMP(Electrochemical Mechanical Polishing)기술이 필요하게 되었다. 본 논문에서는 $NaNO_3$ 전해액이 Cu 표면에 미치는 영향을 SEM (Scanning electron microscopy), EDS (Energy Dispersive Spectroscopy), XRD(X-ray Diffraction)를 통하여 전기화학적 특성을 비교 분석하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.416-417
• /
• 2005

In this study, we optimized the process of Si anisotropy etching by combing tetramethyl ammonium hydroxide (TMAH) etching process with ultrasonic wave technology. New ultrasonic TMAH etching apparatus was developed and it was used for fabricating a $20{\mu}m$ thick diaphragm for Si piezoresistive pressure sensors. Based on comparison study on etch rate and surface flatness, it was observed that the Si anisotropy etching methode with new ultrasonic TMAH etching apparatus (at 40 kHz/ 500 watt) was superior to conventional etching methods with TMAH or TMAH+ammonium persulfate(AP) solutions.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 춘계학술대회 발표 논문집
• /
• pp.23-28
• /
• 2003

본 논문에서는 MEMS 공정기술을 이용하는 압저항(piezoresistive) 압력센서용 다이아프램의 최적구조 제작을 위한 TMAH(Tetramethyl Ammonium Hydroxide)의 식각특성을 연구하였다. KOH, EDP 등 기존의 공정 수행에 있어서 부딪치게 되는 환경적 요인을 개선하고, 생산성 향상을 위해 독성이 없고 CMOS 집적회로 공정과 호환성이 높은 TMAH를 사용하여, 식각온도와 TMAH 농도 및 식각시간에 따른 에칭률 변화를 측정하였다. 식각온도가 증가 함에 따라, 그리고 TMAH 농도가 감소함에 따라, Si 에칭률은 증가하였으나 hillock 발생률이 증가하여 식각표면의 평탄화 정도가 나빠졌다. 이러한 단점을 AP(Ammonium Persulfate) 첨가제를 이용하여 해결하였다. l5wt% 농도의 TMAH 800ml 용액을 가지고 매 10분당 같은 양의 AP를 1시간당 5g이 되도록 첨가하여, 한변의 길이가 100~400 $\mu\textrm{m}$인 정사각형 모양을 가진 우수한 이방성 다이아프램을 성공적으로 제작하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.111-111
• /
• 2008

태양전지는 태양에너지를 직접 전기에너지로 변환시켜주는 광전 소자로서 구조적으로 단순하고 제조 공정도 비교적 간단하지만, 실용화를 위해서는 비용적인 측면이 많은 걸림돌이 되고 있다. 기존의 실리콘 태양전지는 낮은 광흡수율, 고비용임에도 불구하고 가장 많이 활용되고 있는 태양전지 기술이다. 그러나 태양전지의 경제성 향상과 실용화를 위해서는 기존의 실리콘 태양전지 보다 고효율 및 고신뢰도의 박막형 태양전지의 개발이 필요하다. 박막헝 태양전지의 재료로는 비정질 실리콘, 다결정 실리콘. CIGS, CdTe 등이 있다. 그 중에서도 박막형 태양전지에 광흡수층 물질로는 밴드갭 에너지 (l.4eV 부근), 변환 효율, 경제성 등을 고려했을 때 II-VI족 화합물인 CdTe가 가장 적합한 것으로 각광받고 있다. 하지만 아직까지 실리콘 태양전지에 비해 효율이 많이 떨어지는 단점을 가지고 있기 때문에 효율을 더 끌어올리기 위한 연구가 활발히 진행되고 있는 실정이다. 또한 CMP(chemical mechanical polishing) 공정은 반도체 박막 분야뿐만 아니라 물리, 화학 반응의 기초 연구에도 널리 응용이 되는 기술로써, 시료와 연마 패드 사이의 회전마찰에 의한 기계적 연마와 연마제 (abrasive) 에 의한 화학적 에칭으로 박막 표면을 평탄화하는 기술이다. 본 연구에서는 sputtering 법에 의해 증착된 CdTe 박막에 CMP 공정을 적용하여 표면 특성을 개선한 뒤 태양전지 변환 효율과 직접적인 연관성을 가지고 있는 표면 및 광특성의 변화를 CMP 공정 전과 후로 비교하였다. 표면의 변화를 관찰하기 위해서 AFM(atomic forced microscope) 과 SEM(scanning electron microscopy) 을 이용하였으며, 광특성의 비교를 위해서 흡수율과 PL특성을 측정하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 추계학술대회 논문집 전기물성,응용부문
• /
• pp.95-96
• /
• 2006

ITO thin film is generally fabricated by various methods such as spray, CVD, evaporation, electron gun deposition, direct current electroplating, high frequency sputtering, and reactive DC sputtering. However, some problems such as peaks, bumps, large particles, and pin-holes on the surface of ITO thin film were reported, which caused the destruction of color quality, the reduction of device life time, and short-circuit. Chemical mechanical polishing (CMP) process is one of the suitable solutions which could solve the problems.

• 전자공학회논문지
• /
• 제50권5호
• /
• pp.199-207
• /
• 2013

스핀 영상은 3차원 표면의 특징을 효과적으로 표현하기 때문에 3차원 얼굴에서 특징점을 검출하는데 많이 이용된다. 하지만 기존의 스핀 영상은 표면의 법선 벡터 방향에 따라 매우 다른 스핀 영상이 만들어지는 단점이 있다. 또한 해당 영역 내에 존재하는 모든 점을 2차원으로 변환하여 고려하기 때문에 3차원 표면 특징이 모호해질 수 있다. 본 논문에서는 검색 영역을 분할한 스핀 영상을 이용하는 3차원 얼굴 특징점 검출 방법을 제안하였다. 기준점으로부터 떨어진 각도에 따라 검색범위를 분할하여 분할된 영역 내 점들에 대해 스핀 영상을 구성하여 방향에 따른 특징 추출을 극대화했다. 법선 벡터 평탄화를 이용하여 표면 법선 벡터 방향에 대한 잡음 민감성을 줄여 정확한 형태의 스핀 영상을 얻도록 했다. 실험을 통해 제안한 방법으로 찾은 특징점과 실측 특징점과의 거리차를 비교하여 기존방법에 비해 약 34% 향상된 정확도를 얻음을 확인했다.

• Korean Chemical Engineering Research
• /
• 제57권4호
• /
• pp.519-524
• /
• 2019

스테인리스 스틸을 사용한 태양전지는 효율성이 낮지만, 패시배이션을 방지하는 목적의 추가적인 막을 설치하지 않아도 되는 장점을 가지고 있다. 본 연구에서는 스테인리스 스틸을 기반으로 하는 a-Si:H 박막 태양전지 제조에 고분자 재료인 실리콘 수지를 도입하였다. 실리콘 수지의 사용 목적은 스틸표면의 평탄화와 전기 절연성을 도입하는 것이다. 초기 공정에서, 스테일리스 스틸의 표면에 실리콘 수지를 스핀코팅을 통해 $2{\sim}3{\mu}m$ 두께로 코팅하였다. 이후 증착법을 이용하여 알루미늄 박막 코팅을 시도하였다. 알루미늄 증착시, 마이크로미터 크기의 실리콘 수지 표면위에 버클링이 형성되었다. 형성된 실리콘 수지 위로 반도체층 도입 등 추가적인 박막 공정을 실시하였으며, 박막층에 유지된 버클링은 광산란 효과를 증가시켜 태양전지의 효율 향상으로 연계되었음을 알 수 있었다.

• 전기전자학회논문지
• /
• 제19권1호
• /
• pp.41-44
• /
• 2015

소자의 집적화에 필수적인 소자 분리공정에서 화학약품의 오염 문제등을 발생시키는 화학적 기계연마기술(CMP) 공정을 사용하지 않고 벌크 finFET(fin field effect transistor) 의 트랜치 구조를 형성할 수 있는 공정에 대하여 제안하였다. 사진 감광막 도포시 발생하는 두께차이와 희생층으로 사용되는 실리콘 질화막을 사용하면 에칭 공정만을 사용하여 상대적으로 표면 위로 돌출된 부분의 실리콘 산화막 층을 에칭하는 것은 물론 finFET 의 채널로 사용되는 실리콘 트랜치 구조를 한번에 형성할 수 있는 특징을 갖는다. 본 연구에서는 AZ1512 사진 감광막을 사용하여 50 나노미터급 실리콘 트랜치 구조를 형성하는 공정을 수행하였으며 그 결과를 소개한다.