• 비파괴검사학회지
• /
• 제21권6호
• /
• pp.598-606
• /
• 2001

최근 전자장치의 고기능화에 따라서 반도체 장치의 고집적화는 물론 반도체 패키지의 박형화 추세에 있다. 이러한 반도체가 장치에 실장된 후에도 안정된 성능을 발휘할 수 있는지 여부에 대한 신뢰성을 보장하기 위해 조립 완료된 반도체 패키지에 대한 preconditioning 시험을 수행하게 된다. 또한 preconditioning 시험 전후에 초음파 주사 현미경을 이용한 검사를 실시함으로써 반도체 패키지에 대한 들뜸이나 패키지 크랙과 같은 내부 결함의 존재 여부를 알아보게 된다. 본 논문에서는 반도체 내부의 결함 유무를 효과적으로 검사할 수 있는 초음파를 이용한 신뢰성 평가 방법과 절차를 제시하고, preconditioning 시험 과정에서 수행되는 시험법을 통해 패키지 내부 결함을 야기하는 가장 중요한 요인이라 할 수 있는 수분에 의한 고장 메커니즘을 분명히 함으로써 반도체 패키지에 대한 일련의 고장 분석 및 신뢰성 평가 방법을 정립하고자 하였다.

• 마이크로전자및패키징학회지
• /
• 제15권2호
• /
• pp.29-36
• /
• 2008

본 연구에서는 MEMS 소자의 직접화 및 소형화에 필수적인 through-wafer via interconnect의 신뢰성 문제를 연구하였다. 이를 위하여 Au-Sn eutectic 접합 기술을 이용하여 밀봉(hermetic) 접합을 한 웨이퍼 레벨 MEMS 패키지 소자를 개발하였으며, 전기도금법을 이용하여 수직 through-hole via 내부를 구리로 충전함으로써 전기적 연결을 시도하였다. 제작된 MEMS 패키지의 크기는 $1mm{\times}1mm{\times}700{\mu}m$이었다. 제작된 MEMS패키지의 신뢰성 수행 결과 비아 홀(via hole)주변의 크랙 발생으로 패키지의 파손이 발생하였다. 구리 through-via의 기계적 신뢰성에 영향을 줄 수 있는 여러 인자들에 대해서 수치적 해석 및 실험적인 연구를 수행하였다. 분석 결과 via hole의 크랙을 발생시킬 수 있는 파괴 인자로서 열팽창 계수의 차이, 비아 홀의 형상, 구리 확산 현상 등이 있었다. 궁극적으로 구리 확산을 방지하고, 전기도금 공정의 접합력을 향상시킬 수 있는 새로운 공정 방식을 적용함으로써 비아 홀 크랙으로 인한 패키지의 파괴를 개선할 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제19권2호
• /
• pp.7-15
• /
• 2012

최근 모바일 기기에 적용되는 반도체 패키지는 초소형, 초박형 및 다기능을 요구하고 있기 때문에 다양한 실리콘 칩들이 다층으로 수직 적층된 패키지의 개발이 필요하다. 패키지 및 실리콘 칩의 두께가 계속 얇아지면서 휨 현상, 크랙 및 여러 다른 형태의 파괴가 발생될 가능성이 많다. 이러한 문제는 패키지 재료들의 열팽창계수의 차 및 패키지의 구조적인 설계로 인하여 발생된다. 본 연구에서는 4층으로 적층된 FBGA 패키지의 휨 현상 및 응력을 수치해석을 통하여 상온과 리플로우 온도 조건에서 각각 분석하였다. 상온에서 가장 적은 휨을 보여준 경우가 리플로우 공정 조건에서는 오히려 가장 큰 휨을 보여 주고 있다. 본 연구의 물성 조건에서 패키지의 휨에 가장 큰 영향을 미치는 인자는 EMC의 열팽창계수, EMC의 탄성계수, 다이의 두께, PCB의 열팽창계수 순이었다. 휨을 최소화하기 위하여 패키지 재료들의 물성들을 RMS 기법으로 최적화한 결과 패키지의 휨을 약 $28{\mu}m$ 감소시킬 수 있었다. 다이의 두께가 얇아지게 되면 다이의 최대 응력은 증가한다. 특히 최상부에 위치한 다이의 끝 부분에서 응력이 급격히 증가하기 시작한다. 이러한 응력의 급격한 변화 및 응력 집중은 실리콘 다이의 파괴를 유발시킬 가능성이 많다. 따라서 다이의 두께가 얇아질수록 적절한 재료의 선택 및 구조 설계가 중요함을 알 수 있다.

• 마이크로전자및패키징학회지
• /
• 제17권4호
• /
• pp.49-60
• /
• 2010

최근 휴대폰, PDA 등과 같은 모바일 전자 기기들의 사용이 급증하면서 다기능, 고성능, 초소형의 패키지가 시장에서 요구되고 있다. 따라서 사용되는 패키지의 크기도 더 작아지고 얇아지고 있다. 패키지에 사용되는 실리콘 다이 및 기판의 두께가 점점 얇아지면서 휨 변형, 크랙 발생, 및 기타 여러 신뢰성 문제가 크게 대두되고 있다. 이러한 신뢰성 문제는 서로 다른 패키지 재료의 열팽창계수의 차이에 의하여 발생된다. 따라서 초박형의 패키지의 경우 적절한 패키지물질과 두께 및 크기 등의 선택이 매우 중요하다. 본 논문에서는 현재 모바일 기기에 주로 사용되고 있는 CABGA, fcSCP, SCSP 및 MCP (Multi-Chip Package) 패키지에 대하여 휨과 응력의 특성을 수치해석을 통하여 연구하였다. 특히 휨 현상에 영향을 줄 수 있는 여러 중요 인자들, 즉 EMC 몰드의 두께 및 물성(탄성계수 및 열팽창 계수), 실리콘 다이의 두께와 크기, 기판의 물성 등이 휨 현상에 미치는 영향을 전반적으로 고찰하였다. 이를 통하여 휨 현상 메커니즘과 이를 제어하기 위한 중요 인자를 이해함으로써 휨 현상을 최소화 하고자 하였다. 휨 해석 결과 가장 큰 휨 값을 보인 SCSP에 대하여 실험계획법의 반응표면법을 이용하여 휨이 최소화되는 최적 조합을 구하였다. SCSP 패키지에서 휨에 가장 큰 영향을 미치는 인자는 EMC 두께 및 열팽창 계수, 기판의 열팽창계수, 그리고 실리콘 다이의 두께였다. 궁극적으로 최적화 해석을 통하여 SCSP의 휨을 $10{\mu}m$로 줄일 수 있음을 알 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제27권1호
• /
• pp.55-65
• /
• 2020

반도체 패키지에서 언더필의 사용은 패키지의 응력 완화 및 습기 방지에 중요할 뿐만 아니라, 충격, 진동 시에 패키지의 신뢰성을 향상시키는 중요한 소재이다. 그러나 최근 패키지의 크기가 커지고, 매우 얇아짐에 따라서 언더필의 사용이 오히려 패키지의 신뢰성을 저하하는 현상이 발견되고 있다. 이러한 이슈를 해결하기 위하여 본 연구에서는 언더필을 대신 할 소재로서 solid epoxy를 이용한 패키지를 개발하여 신뢰성을 향상시키고자 하였다. 개발된 solid epoxy를 스마트 폰의 AP 패키지에 적용하여 열사이클링 신뢰성 시험과 수치해석을 통하여 패키지의 신뢰성을 평가하였다. 신뢰성 향상을 위한 최적의 solid epoxy 소재 및 공정 조건을 찾기 위하여 solid epoxy 의 사용 개수, PCB 패드 타입 및 solid epoxy의 물성 등, 3 개의 인자가 패키지의 신뢰성에 미치는 영향을 고찰하였다. Solid epoxy를 AP 패키지에 적용한 결과 solid epoxy가 없는 경우 보다, solid epoxy를 적용한 경우가 신뢰성이 향상되었다. 또한 solid epoxy를 패키지의 외곽 4곳에 적용한 경우 보다는 6 곳에 적용한 경우가 더 신뢰성이 좋음을 알 수 있었다. 이는 solid epoxy가 패키지의 열팽창에 따른 응력을 완화 시키는 역할을 하여 패키지의 신뢰성이 향상되었음을 의미한다. 또한 PCB 패드 타입에 대한 신뢰성을 평가한 결과 NSMD (non-solder mask defined) 패드를 사용할 경우가 SMD (solder mask defined) 패드 보다 신뢰성이 더 향상됨을 알 수 있었다. NSMD 패드의 경우 솔더와 패드가 접합하는 면적이 더 크기 때문에 구조적으로 안정하여 신뢰성 측면에서 더 유리하기 때문이다. 또한 열팽창계수가 다른 solid epoxy를 적용하여 신뢰성 평가를 한 결과, 열팽창계수가 낮은 solid epoxy를 사용한 경우가 신뢰성이 더 향상됨을 알 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제13권1호통권38호
• /
• pp.63-72
• /
• 2006

최근에 모바일 기기의 사용이 늘어남에 따라 굽힘 응력에 대한 패키지 접합부의 신뢰성에 대한 관심이 다시 높아지고 있다. 기존의 굽힘실험은 생산공정 및 운반 등에 파손을 방지하기 위해서 수행되었으나 최근에는 모바일 기기의 이동 및 사용에 따라 발생되는 응력에 대한 저항성 평가나 드롭시험의 대용으로 수행되고 있다. 본 연구에서는 정확한 4점 굽힘 실험 방법을 도입하여 유연 솔더 조인트와 무연 솔더 조인트의 굽힘 피로 시험에 대한 저항성을 평가하고, 단면 관찰과 유한요소법을 이용한 해석을 수행하였다. 높은 하중이 작용하게 되면, 유연 솔더 조인트가 보다 긴 피로수명을 갖으며, 낮은 하중이 작용할 때는 무연 솔더 조인트가 긴 수명을 가지게 된다. 크랙은 시편의 외각에서 발생되어 안쪽으로 진행하게 되며, 소성변형이 손상의 대부분을 자치하게 된다.

• 마이크로전자및패키징학회지
• /
• 제11권3호
• /
• pp.37-45
• /
• 2004

무전해 Ni(P)는 솔더링 특성과 부식저항성이 우수하고 표면 거칠기가 적으며 원하는 금속 상에 선택적으로 도금이 가능하여 전자패키지에서 반도체칩과 기판의 표면 금속층으로 촉 넓게 사용되고 있다. 그러나 솔더와의 반응 중 금속간 화합물의 spalling과 솔더 조인트에서의 취성파괴 문제가 성공적인 적용의 걸림돌이 되어 왔다. 본 연구에서는 각각 조성이 다른 세가지 Ni(P)막 (4.6,9, and $13 wt.\%$ P)을 사용하곡 솔더와의 반응시 무전해 Ni(P)막의 미세구조 및 상 변화와 금속간화합물의 spatting 거동을 면밀히 조사하였다. $Ni_3Sn_4$ 화합물 아래로 침투한 Sn과 P-rich layer ($Ni_3P$)와의 반응에 의해 $Ni_3SnP$ 층이 형성되며 $Ni_3SnP$ 층이 성장함에 따라 $Ni_3Sn_4$가 spalling됨이 관찰되었다. Spalling 후에는 Ni(P)막이 용융된 솔더와 직접 접촉하게 되어 Ni(P)막의 결정화가 가속화되고 $Ni_3P$상이 $Ni_2P$상으로 변태되었다. 또한 이러한 결정화 과정 중 Ni(P)막의 부피가 감소됨에 따라서 인장응력이 발생하여 막 내부에 크랙이 발생하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.313-313
• /
• 2014

GaN계 물질 기반의 광 반도체는 조명 및 디스플레이 관련 차세대 광원으로 많은 관심을 받고 있고, 효율 증대를 위한 에피, 소자 구조 및 패키지 등의 많은 연구가 진행되고 있다. 특히, 투명 전극을 이용한 광 추출 효율의 증가에 대한 연구는 전체 외부양자효율을 증가시키는 중요한 기술로 각광을 받고 있다. 이러한 투명전극은 가시광 영역의 빛을 투과하면서도 전기 전도성을 갖는 기능성 박막 전극으로 산화인듐주석이 널리 사용되고 있으나 인듐 가격의 상승과 산화인듐주석 전극 자체의 크랙 특성으로 인하여 많은 문제점이 지적되고 있다. 이러한 문제를 극복하기 위하여 GaN계 발광 다이오드에 있어서 산화인듐주석 투명 전극의 대체 물질들에 대한 많은 연구들이 활발하게 이루어 지고 있다. 특히, 투명전극 층으로 사용되는 산화인듐주석 대체 박막으로 산화아연에 대한 연구가 각광을 받고 있는 실정이다. 또한, 발광 다이오드의 효율 증가를 위해 발광소자에 표면 요철 구조 형성과 나노구조체 형성 등 박막 표면의 구조 변화를 통한 광추출효율 향상에 대한 많은 연구가 진행되고 있다. 본 연구에서는 산화아연 박막을 투명전극으로 사용하였으며 광추출효율 향상을 위해 산화아연 투명전극에 패터닝을 형성하고, 그 위에 산화아연 나노막대를 형성하여 기존에 사용하던 산화아연 투명전극보다 우수한 추출효율 및 전류 퍼짐 향상 구조를 제안하고 이에 따른 LED 소자의 광추출효율 향상을 연구하였다. 금속유기화학증착법을 이용하여 c-면 사파이어 기판에 n-GaN, 5주기의 InGaN/GaN 다중양자우물 구조 및 p-GaN의 간단한 LED구조를 성장한 후, p-GaN층 상부에 원자층 증착법을 이용하여 투명전극인 산화아연 박막을 60 nm 두께로 증착하였다. 산화아연 투명전극만 증착한 LED-A와 이후 0.1% HCl을 이용한 습식식각을 통하여 산화아연 투명전극에 육각형 모양의 패턴을 형성한 LED-B, 그리고 LED-B위에 전기화학증착법을 이용하여 $1.0{\mu}m$의 산화아연 나노 막대를 증착한 LED-C를 제작하였다. LED-A, -B 및 -C에 대한 표면 구조는 SEM이미지를 통하여 확인한 바 산화아연의 육각 패턴과 그 상부에 산화아연의 나노막대가 잘 형성된 것을 확인하였다. I-L 분석으로부터 패턴이 형성되지 않은 산화아연 투명전극으로만 구성된 LED-A에 비하여 산화아연 투명 전극에 육각 패턴을 형성한 LED-B의 전계 발광 세기가 더욱 큰 것을 확인하였다. 또한, 육각 패턴에 산화아연 나노막대를 성장시켜 융합구조를 형성한 LED-C에서는 LED-B와 -A보다 더 큰 전계 발광세기를 확인할 수 있었다. 특히, 인가 전류가 고전류로 갈수록 LED-C의 발광세기가 더욱 강해지는 것으로 효율저하현상 또한 나노융합구조의 LED-C에서 확인할 수 있었다. 이는 기존 산화아연 투명전극에 육각형의 패턴 및 나노막대융합구조를 형성할 경우 전류퍼짐현상을 극대화 할 뿐 아니라, 추가적인 광추출효율 향상 효과에 의해 질화갈륨 기반LED 소자의 광효율이 증가된 것으로 판단된다.