• 제목/요약/키워드: 패리티비트

검색결과 79건 처리시간 0.028초

RFID 시스템에서 패리티 메카니즘을 이용한 충돌방지 알고리즘 (An Anti Collision Algorithm using Parity Mechanism in RFID Systems)

  • 김성수;김용환;안광선
    • 한국정보과학회논문지:정보통신
    • /
    • 제36권5호
    • /
    • pp.389-396
    • /
    • 2009
  • RFID(Radio Frequency IDentification) 시스템에서 사물에 부착된 태그에 대한 식별은 리더의 요청으로 시작한다. 리더가 요청을 하면 리더의 인식영역 내에 있는 다수의 태그는 동시에 응답을 하여 충돌이 발생한다. 리더는 인식영역 내의 모든 태그들을 빠르게 인식하는 충돌방지 알고리즘이 필요하다. 본 논문에서는 패리티 메카니즘을 이용한 충돌방지 알고리즘을 제안한다. 제안한 알고리즘에서, 태그는 리더의 요청 프리픽스와 일치하는 태그들 중 프리픽스 다음의 2 비트들의 '1'의 개수가 짝수인 태그 그룹은 '0' 슬롯에 응답하고, '1'의 개수가 홀수인 태그 그룹은 '1' 슬롯에 응답하게 하석 충돌을 방지한다. 해당 슬롯에 응답에 따라 존재하는 태그 아이디만 응답할 수 있도록 요청 프리픽스를 생성한다. 또한 해당 슬롯에 충돌이 2개인 경우에는 패리티 메카니즘을 이용하여 2개의 태그를 인식한다. 즉, 전체적인 질의 휫수를 줄여 인식시간을 단축한다.

4-레벨 낸드 플래시 메모리에서 오류 발생 패턴 제거 변조 부호 (Modulation Code for Removing Error Patterns on 4-Level NAND Flash Memory)

  • 박동혁;이재진;양기주
    • 한국통신학회논문지
    • /
    • 제35권12C호
    • /
    • pp.965-970
    • /
    • 2010
  • 한 셀에 2비트를 저장하는 낸드 플래시 메모리에서는 한 셀에 저장되는 전압의 양을 4-레벨로 나누어 데이터를 구분한다. 이 4-레벨을 낮은 전압부터 각각 E, P1, P2, P3라고 할 때, 인접한 두 셀이 각각 E와 P3 레벨로 저장하게 되면, 통계적으로 이 부분에서 많은 데이터의 오류가 발생한다. 따라서 본 논문에서는 인접한 두 셀의 값이 E와 P3의 패턴이 연속해서 나오지 않게 하는 부호화 방법을 통해 연속된 셀에서 E와 P3가 붙어 나오는 패턴을 제거한다. 본 논문에서는 5심볼과 6심볼의 코드워드일 때의 부호/복호 방법을 소개한다. 5심볼을 만드는 부호화 방법은 입력 데이터가 9비트이며, 패리티는 1비트이고 부호율은 0.9 (9/10) 이다. 또한, 6심볼을 만드는 부호화 방법은 입력 데이터가 11비트 이며, 패리티는 1비트이며, 부호율은 0.916 (11/12) 이다.

분산 동영상 부호화 시스템에서 피드백 채널 제거를 위한 Wyner-Ziv 비트 전송량 제어 방법 (Wyner-Ziv Bit Rate Control Method for Removing Feedback Channel of Distributed Video Coding System)

  • 문학수;이창우
    • 한국방송∙미디어공학회:학술대회논문집
    • /
    • 한국방송공학회 2011년도 하계학술대회
    • /
    • pp.287-290
    • /
    • 2011
  • 분산 동영상 부호화 시스템에서는 복호기에서 움직임 보상 보간 기법을 이용하여 부가정보를 생성한다. 생성된 부가정보와 원 Wyner-Ziv 프레임간의 차이를 채널 부호로 오류 정정하게 되는데 이때 부호기에서는 복호기에서의 오류 정정을 위하여 패리티 비트인 Wyner-Ziv 비트를 복호기로 보내게 되고 복호기에서는 이 Wyner-Ziv 비트를 이용하여 Wyner-Ziv 프레임을 복원하는데 더 많은 Wyner-Ziv 비트가 필요할 경우 피드백 채널을 통해 Wyner-Ziv 비트를 요청하게 된다. 이때 부호기에서 조건부 엔트로피를 구할 수 있다면 이를 이용하여 Wyner-Ziv 비트 전송량을 제어함으로써 피드백 채널을 제거 할 수 있다. 이를 위해 부호기에서도 부가정보를 알아야하는데 복호기에서 사용하는 부가정보 생성 기법은 복잡도가 높기 때문에 사용할 수 없다. 본 논문에서는 부호기에서 간단한 부가정보를 생성하는 방법을 제안하고 분산 동영상 부호화 시스템에 적용하여 피드백 채널을 제거하였을 때의 성능을 분석하였다.

  • PDF

가중치가 부과된 Bit-flipping 기법을 이용한 LDPC 코딩 (A Low Density Parity Check Coding using the Weighted Bit-flipping Method)

  • 조경현;나극환
    • 전자공학회논문지 IE
    • /
    • 제43권4호
    • /
    • pp.115-121
    • /
    • 2006
  • 본 논문에서는 통신 시스템에서 채널 전송에 의한 데이터의 오류 체크와 정정문제에 대해서 제안하였다. 제안된 LDPC 코드는 VDSL 시스템에서의 AWGN 채널 모델링에 의해 최소화된 채널 에러를 위해 사용된다. LDPC 코드는 낮은 밀도 패리티비트를 사용하기 때문에, 수학적인 복잡도가 낮고 처리 시간이 짧다. 또한 LDPC 코드의 성능은 반복 복호 알고리즘에서 긴 코드 워드에 대해 터보 코드보다 더 나은 성능을 가지고 있다. 제안된 시스템의 송신기에서 발생 행렬에 의해서 부호어가 발생되고, 수신기에서 사용된 에러 정정 알고리즘은 가중치를 갖는 Bit-flipping 방식이다. 이 방식은 기존의 Bit-flipping 방식과 달리 더 정확한 에러를 검출하고, 정정하기 위해 발생된 패리티 비트에 대해서 가중치를 주어 에러 정정을 하는 방식이다. 제안된 가중치를 갖는 Bit-flipping 알고리즘은 기존의 Bit-flipping 알고리즘에 비해서 1 dB 이상의 이득 개선을 확인할 수 있었다.

고속 분산 비디오 복호화 기법에서 패리티 비트 예측방식에 대한 LDPCA 프레임 크기 효과 (Effects of LDPCA Frame Size for Parity Bit Estimation Methods in Fast Distributed Video Decoding Scheme)

  • 김만재;김진수
    • 한국정보통신학회논문지
    • /
    • 제16권8호
    • /
    • pp.1675-1685
    • /
    • 2012
  • 분산 비디오 부호화 기법(DVC)은 매우 낮은 복잡도를 갖는 비디오 부호화기를 제공하는데 중요한 역할을 담당하고 있다. 그러나 우수한 비트율-왜곡 성능을 얻기 위해 기존의 대부분의 DVC 기법은 피드백 채널을 통해 패리티 비트 제어를 수행하고 있으며, 이것은 비디오 복호화에 있어 많은 시간을 초래하여 실시간 구현을 위해 꼭 극복해야 할 문제점으로 남아 있다. 이러한 문제점을 해결하고 상업화를 촉진하기 위해, 본 논문에서는 LDPCA 프레임 크기가 복호화 지연 및 전체적인 부호화 성능에 미치는 영향을 분석한다. 먼저 화소 영역 위너-지브 부호화 기법에서 각 비디오 프레임을 일정한 크기의 LDPCA 프레임으로 분할하고, 분할된 LDPCA 프레임별로 시간적 상관성을 이용한 예측 방식과 공간적 상관성을 갖는 예측 방식에 따른 성능을 비교 분석한다. 모의실험을 통하여, 현재 가장 많이 연구되고 있는 QCIF크기의 영상에 대해서는 LDPCA 프레임 크기가 3168크기일 때, 가장 우수한 부호화 성능 및 고속화에 유리함을 보인다.

고속 정적 RAM 명령어 캐시를 위한 방사선 소프트오류 검출 기법 (Radiation-Induced Soft Error Detection Method for High Speed SRAM Instruction Cache)

  • 권순규;최현석;박종강;김종태
    • 한국통신학회논문지
    • /
    • 제35권6B호
    • /
    • pp.948-953
    • /
    • 2010
  • 본 논문에서는 슈퍼스칼라 구조를 가진 시스템의 명령어 캐시에서 효율적으로 소프트오류를 검출할 수 있는 기법을 제안한다. 명령어 캐시로 주로 사용되는 고속 정적 RAM(Random Access Memory)에 적용할 수 있으며 1D 패리티와 인터리빙을 통해 기존 기법들과 비교하여 더 적은 메모리 오버헤드로 연집오류를 검출할 수 있다. 정적 RAM에서는 소프트오류의 발생만을 확인하고 검출된 소프트오류의 정정은 명령어 캐시의 캐시 미스와 같이 처리하여 하위 메모리로부터 명령어들을 다시 인출하는 방식이다. 이를 통해 명령어 캐시의 성능에 영향을 주지 않으면서 연집오류를 검출하고 정정할 수 있으며 최대 4$\times$4의 윈도우 내에서 발생된 연집오류를 검출 할 수 있다. 제안된 방식을 이용하면 256비트 $\times$ 256비트 크기의 메모리에서 기존의 4-way 인터리빙 기법에서 검출에 필요한 패리티 크기의 25%만으로도 동일한 4비트의 연집오류를 검출 할 수 있다.

저밀도 패리티 검사부호에서 오류마루 감소를 위한 수정 합-곱 알고리즘 (A Modified Sum-Product Algorithm for Error Floor Reduction in LDPC Codes)

  • 유석근;강석근;주언경
    • 한국통신학회논문지
    • /
    • 제35권5C호
    • /
    • pp.423-431
    • /
    • 2010
  • 본 논문에서는 저밀도 패리티 검사부호의 복호에서 발생하는 트랩핑 세트에 갇힌 오류를 정정할 수 있는 수정 합-곱 알고리즘을 제안한다. 원래 합-곱 알고리즘과는 달리 제안된 방법은 반복복호의 실패 원인이 트랩핑 세트인지를 판단하는 과정과 트랩핑 세트에 갇힌 오류를 정정하는 2단계 복호과정으로 구성된다. 수정 합-곱 알고리즘에서는 트랩핑 세트에 포함된 변수노드를 검색하기 위하여 실패 검사노드 집합과 경판정 비트들의 천이패턴을 이용한다. 그리고 검색된 변수노드의 정보를 반전시킨 다음 합-곱 알고리즘을 수행함으로써 트랩핑 세트에 갇힌 오류를 정정한다. 모의실험 결과 제안된 복호알고리즘은 신호 대 잡음비의 증가에 따라 지속적으로 향상되는 오류성능을 보인다. 따라서 수정 합-곱 알고리즘은 저밀도 패리티 검사부호에서 발생하는 오류마루 현상을 현저히 감소시키거나 거의 제거할 수 있는 것으로 사료된다.

스테레오 코딩의 효율화를 위한 밸런싱 방법 (A Balancing Method to improve efficiency of Stereo Coding)

  • 김종수;최종호;이강호;김태용;최종수
    • 한국컴퓨터정보학회논문지
    • /
    • 제12권4호
    • /
    • pp.87-94
    • /
    • 2007
  • 스테레오 영상은 서로 다른 카메라에 의해 취득되기 때문에 잠재적으로 서로 차이가 있고, 이것은 디스패리티 추정시 큰 오차를 유발할수 있으며, 오차분포를 크게하여 전송될 비트레이트에 영향을 줄 수 있다. 따라서 본 논문에서는 밸런싱함수 추정을 통해 스테레오 영상을 밸런싱하는 방법을 제안한다. 이를 위해, 본 논문에서는 FFT방법을 이용하여 스테레오 영상을 정합하고, Occlusion된 영역의 픽셀들을 고려하기 위해, 디스패리티 벡터 추정 오차값이 큰 블록의 픽셀들을 밸런싱함수 추정에서 제외하였다. 밸런싱함수는 히스토그램 specification방법과 영상의 국부정보, 오차영상을 이용하여 추정하였다. 밸런싱될 영상의 각 레벨들의 맵핑 구간을 히스토그램 specifation 방법을 통해 계산하며 다중 맵핑되는 픽셀들의 경우, 오차영상에서 그 픽셀들의 근방에서 구한 평균들과 밸런싱될 영상(타깃 영상)에서 맵핑될 픽셀의 근방에서 구한 평균이 최소값을 갖는 위치값을 통해 추정하였다. 또한, 추정된 밸런싱함수의 정확성을 향상하기 위해, 오차분포값이 최소가 될 때까지 반복하여 추정하였다. 제안된 방법은, 실험 결과와 같이, 작은 오차분포와 향상된 PSNR 결과를 나타내며 디스패리티 벡터 추정에도 향상된 결과를 보여준다. 그러므로, 스테레오 코딩 시스템에 적용되어 효과적으로 전송량 데이터양을 줄일 수 있을 것으로 기대된다.

  • PDF

패리티 검사비트를 이용한 새로운 오류정정 기술 (Error Correcting Technique with the Use of a Parity Check Bit)

  • 현종식;한영열
    • 한국산업정보학회:학술대회논문집
    • /
    • 한국산업정보학회 1997년도 추계학술대회 발표논문집:21세기를 향한 정보통신 기술의 전망
    • /
    • pp.137-146
    • /
    • 1997
  • The simplest bit error detection scheme is to append a parity bit to the end of a bit sequence. In this paper an error correction technique with the use of a parity bit is proposed, and the performance of the proposed system is analyzed. The error probability of the proposed system is compared with the output of computer simulation of the proposed system. It is also compared with the error probability of error at BPSK system, and the signal-to-noise ratio gain is showed.

  • PDF

구조적 LDPC 부호의 효율적인 설계 (Efficient Design of Structured LDPC Codes)

  • 정비웅;김준성;송홍엽
    • 한국통신학회논문지
    • /
    • 제31권1C호
    • /
    • pp.14-19
    • /
    • 2006
  • LDPC 부호의 높은 부호화 복잡도는 구조적인 패리티 검사 행렬의 설계로 해결할 수 있다. 패리티 검사 행렬을 같은 유형의 블록으로 구성한다면 복호화기의 구현이 간단해지고 구조적 복호화가 가능하며 LDPC 부호를 저장하는데 필요한 메모리를 줄일 수 있는 장점이 있다. 본 논문에서는 부행렬 단위의 girth 조건과 PEG 알고리즘, 비트 노드의 connectivity를 이용하여 부행렬이 순환행렬이나 영행렬로 구성되는 짧은 길이를 갖는 구조적 LDPC 부호의 생성 알고리즘을 제안하였다. 이 알고리즘으로 생성된 부호는 구조적 제한이 없이 생성된 부호에 비하여 낮은 SNR에서는 비슷한 성능을, 높은 SNR에서는 더 좋은 성능을 내는 것을 모의 실험을 통해 확인하였다.