• 대한전자공학회논문지TE
• /
• 제39권4호
• /
• pp.355-355
• /
• 2002

본 논문에서는 디지털 오디오의 하드웨어 설계 시 가장 중요하고 고집적도를 요구하는 부동소수점 유닛을 설계하였다. 대부분의 모든 오디오 시스템이 다채널을 지원하고 고음질을 요구한다. 하드웨어로 구현한 부동소수점 연산기는 MPEG-2 AAC 복호기를 DSP로 구현 시 실시간 디코딩이 가능하도록 설계하였다. 그 이유는 오디오 분야에서 MPEG-2 AAC는 MPEG-4 이후 오디오와 상호 호환성을 갖기 때문이다. MPEG-2 AAC 디코더에서 가장 많은 연산부분을 차지하는 부동소수점유닛의 속도향상을 위하여 하드웨어로 설계하였다. FPU는 승산기와 가산기로 구성되어있다. 승산기는 Radix-4 Booth알고리즘을 사용하였고 가산기는 속도향상을 위하여 1의 보수 방식을 채택하였다. 부동소수점 형식은 지수부에 8bit 가수부에 24bit를 사용한다. IEEE 단정도 포맷과 호환되도록 설계하였으며, 연산기의 속도를 향상시키기 위하여 파이프라인 구조를 채택하였다. 모든 세부블록들은 ISO/IEC 13818-7 표준에 의거하여 구현하였다. 알고리즘 테스트는 C언어를 사용하였고, 설계는 VHDL(VHSIC Hardware Description Language)을 사용하였다. 최대동작속도는 23.2MHz이고, 안정상태의 동작속도는 약 19MHz이다.

• 한국통신학회논문지
• /
• 제21권12호
• /
• pp.3235-3245
• /
• 1996

이산스펙트럽(Spread Spectrum) 통신 시스템에 사용되는 DDFS(Direct Digital Frequency Synthesizer)는 짧은 천이시간과 광대역의 특성을 요구하고, 전력소모도 적어야 한다. 이를 위해서 본 연구의 DDFS는 파이프라인 구조의 위상 가산기와 4개의 sine ROM을 병렬로 구성하여, 단일 sine ROM으로 구성된 DDFS에 비해 처리 속도를 4배 개선하였다. 위상 가산기의 위상 잘림으로 나빠지는 스펙트럼 특성은 위상 가산기 구조와 같은 잡음 정형기를 사용하여 보상하였고, 잡음 정형기의 출력 중 상위 8-bit만을 sine ROM의 어드레스로 사용하였다. 각각의 sine ROM은 사인 파형의 대칭성을 이용하여, 0 ~ $\pi$/2 사인 파형의 위상, 진폭 정보를 저장함으로 0 ~ 2$\pi$ 사인 파형의 정보를 갖는 sine ROM에 비해 크기를 크게 줄였고, 어드레스의 상위 2-bit를 제어 비트로 사용하여 2$\pi$의 사인 파형을 조합했다. 입력 클럭을 1/2, 1/4로 분주하여, 1/4 주기의 낮은 클럭 주파수로 대부분의 시스템을 구동하여, 소비 전력을 감소시켰다. DDFS 칩은 $0.8{\mu}$ CMOS 표준 공정의 게이트 어레이 기술을 이용ㅇ하여 구현하였다. 측정 결과 107MHz의 구동 클럭에서 안정하게 동작하였고, 26.7MHz의 최대 출력 주파수를 발생시켰다. 스펙트럼 순수도(Spectral purity)는 -65dBc이며, tuning latency는 55 클럭이다. DDFS칩의 소비 전력은 40MHz의 클럭 입력과 5V 단일 전원을 사용하였을 때 276.5mW이다.

• 한국터널지하공간학회 논문집
• /
• 제19권3호
• /
• pp.421-435
• /
• 2017

최근 국내 지상 구조물의 포화 및 파이프 라인 시설 과밀화 현상과 난개발로 인해 지상 구조물의 대안으로 지하 구조물에 대한 개발이 지속적으로 요구되고 있다. 도심지 인프라 구축을 위한 NATM 터널 공사에 발생하는 진동 및 소음 문제를 예방하기 위해 기계식 터널 공법인 쉴드 TBM 공법의 기계화 터널 시공이 증가하는 추세이다. 따라서 본 연구에서는 기계화 터널의 직선 시공과 급곡선 시공 시 쉴드 TBM의 구조적 안정성을 위한 쉴드 TBM 추력에 대한 중절잭, 쉴드 잭, 스킨 플레이트의 구조적 안정성 기술에 대해 연구하였다. 시공 사례 및 쉴드 TBM의 작동원리를 이론적 접근 방법으로 검토, 분석한 결과, 쉴드 TBM의 직선 및 급곡선 시공시 주요 인자에 의해 커터헤드의 회전력, 중절잭, 쉴드 잭에 대한 추력 및 커터헤드의 여굴량이 중요한 것으로 나타났다. 또한 굴진 내부 작업자의 안전 및 장비의 원활한 작동을 위해 스킨 플레이트 구조의 안정성 확보는 매우 중요 사안이므로 이번 연구를 통해 장비의 일반적인 구조 및 구성을 검토하여 직선 및 급곡선 시공 시 스킨 플레이트 구조에 미치는 주요 인자 및 구조 안정성을 실험적인 시뮬레이션 수치해석을 통해 검토하였다. 이에 직선 및 급곡선 시공 시 작용 되는 가상의 토질을 선정하여 중절잭의 하중을 비교 검토 하여 스킨 플레이트의 구조 안정성을 평가하고 형상을 최적화 하였다. 현재 국내 시공 중인 쉴드 TBM 타입의 구조 및 작동 방식이 매우 유사하므로, 추후 국산화 기술 개발 및 신규 장비 개발과 쉴드 TBM의 취약부 및 안정성을 검토하는데 기여 할 것으로 기대된다.

• 한국해양환경ㆍ에너지학회지
• /
• 제11권1호
• /
• pp.24-34
• /
• 2008

지구 온난화를 완화하기 위한 온실가스 대량 감축 기술의 하나로써 이산화탄소 포집 및 저장기술(Carbon dioxide Capture and Storage; CCS)이 최근 국제적으로 주목받고 있다. 본 논문에서는 CCS 기술 중 대규모의 $CO_2$를 해양의 퇴적층에 저장하고자 하는 $CO_2$ 해양지중저장기술을 중점으로 하여 국내외 관련 연구개발동향을 분석하고 이를 토대로 향후 국내 실용화 방안을 제안하고자 한다. '해저 지질구조내 $CO_2$ 저장기술은 $CO_2$ 해양지중저장기술)'은 지구 온난화 주범인 $CO_2$의 40% 가량이 배출되는 대규모 발생원 (발전소 등)에서 포집된 $CO_2$를 초임계상태나 액체 상태로 가압하여 파이프라인이나 선박 등을 통해 수송한 후, 최종적으로 해양의 퇴적층에 대규모로 수백-수천년 이상 장기간 저장 및 관리하는 기술을 말한다. $CO_2$ 해양지중저장 기술개발을 위해서는 저장후보지 탐색 및 저장공간내 $CO_2$ 거동 모니터링과 관련한 $CO_2$ 해양지중저장 기반기술, 포집된 $CO_2$를 선박 또는 파이프라인으로 수송하여 저장지에 주입시키는데 요구되는 제반 플랜트 및 설비구축과 관련한 $CO_2$ 해양플랜트 설비기술, 그리고 주입과정 또는 사후에 발생할 수 있는 $CO_2$노출 가능성과 환경에의 잠재적 영향을 평가하여 환경안정성이 담보된 $CO_2$저장이 되도록 하는 $CO_2$해양환경평가기술 등 3개 세부분야에 대한 연구가 요구된다. 국내에서 $CO_2$ 저장기술은 2005년부터 해양수산부 연구사업으로 한국해양연구원이 본격적으로 연구개발을 추진하였으며, 본 사업에서는 2005년부터 2009년까지 핵심 기반기술을 개발하고, 2010년부터 2014년까지 1만톤급 파일롯 저장을 통한 개발기술의 실증을 목표로 하고 있다. 이를 토대로 2015년부터 발전소 또는 제철소 $CO_2$ 포집기술과 연계하여 민간주도로 동해가스전 등을 대상으로 하여 보급형 100만톤급 $CO_2$ 저장을 추진할 필요가 있다. 이를 통해 향후 2050년까지 연간 1억톤 $CO_2$를 처리하여 매년 2조원 이상의 환경비용을 절감하는 국내 실용화 방안을 모색하고 있다.

• 대한전자공학회논문지SD
• /
• 제46권3호
• /
• pp.75-85
• /
• 2009

본 논문에서는 two-carrier W-CDMA 응용과 같이 고해상도, 저전력 및 소면적을 동시에 요구하는 3G 통신 시스템 응용을 위한 13비트 100MS/s 0.13um CMOS ADC를 제안한다. 제안하는 ADC는 4단 파이프라인 구조를 사용하여 고해상도와 높은 신호처리속도와 함께 전력 소로 및 면적을 최적화하였다. 입력 단 SHA 회로에는 면적 효율성을 가지멸서 고속 고해상도로 동작하는 게이트-부트스트래핑 회로를 적용하여 1.0V의 낮은 전원 전압동작에서도 신호의 왜곡없이 Nyquist 대역 이상의 입력 신호를 샘플링할 수 있도록 하였다. 입력 단 SHA 및 MDAC에는 낮은 임피던스 기반의 캐스코드 주파수 보상 기법을 적용한 2단 증폭기 회로를 사용하여 Miller 주파수 보상 기법에 비해 더욱 적은 전력을 소모하면서도 요구되는 동작 속도 및 안정적인 출력 조건을 만족시키도록 하였으며, flash ADC에 사용된 래치의 경우 비교기의 입력 단으로 전달되는 킥-백 잡음을 줄이기 위해 입력 단과 출력 노드를 클록 버퍼로 분리한 래치 회로를 사용하였다. 한편, 제안하는 시제품 ADC에는 기존의 회로와는 달리 음의 론도 계수를 갖는 3개의 전류만을 사용하는 기준 전류 및 전압 발생기를 온-칩으로 집적하여 잡음을 최소화하면서 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.13um 1P8M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 13비트 해상도에서 각각 최대 0.70LSB, 1.79LSB의 수준을 보이며, 동적 성능으로는 100MS/s의 동작 속도에서 각각 최대 64.5dB의 SNDR과 78.0dB의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 $1.22mm^2$이며, 1.2V 전원 전압과 100MS/s의 동작 속도에서 42.0mW의 전력을 소모하여 0.31pJ/conv-step의 FOM을 갖는다.

• 한국사회정책
• /
• 제23권2호
• /
• pp.49-81
• /
• 2016

본 논문은 현재 기업의 관리직 내 젠더 격차 및 유리천장 현황을 점검해보고, 향후 여성고용의 질적 수준을 제고하기 위한 개선 방안을 모색하는데 목적이 있다. 이를 위해 조직 내 여성 구성원의 양적 증대가 갖는 의미를 중점적으로 다룬 선행 논의들을 정리해보고, 여성가족부에서 수행한 '여성인력패널조사' 3차년도(2010년 시행) 데이터를 활용하여 기업 내 관리직급의 젠더 격차 현황과 더불어 여성이 직면하고 있는 "유리천장"의 실재를 다각도로 검증해보았다. 그 결과 관리직 내 젠더격차가 공고하게 유지되고 있는 동시에, 특별히 유리천장은 '보다 상위직급으로 승진할 때 강화되는 현상'이 아니라 경력초기단계에 이미 존재하고 있음이 확인되었다. 이로부터 추출해낸 정책적 시사점은 다음과 같다. 첫째, 여성관리자의 경우 과장직급 이후부터 파이프라인의 단절현상이 발견된 바, 향후 상위직 승진을 위한 인력풀의 안정적 확보가 필수적이다. 둘째 유리천장이 경력단계 매우 초기부터 시작되는 것으로 나타난 바 이를 극복하기 위한 현실적 방안으로서, 출산 및 육아휴직 후 복귀 프로그램 지원, 경력개발 및 리더십 개발 프로그램의 제도화, 여성 관리자 간 네트워킹 및 멘토링, 외국계 기업의 성공 사례 도입 등 보다 구체적 노력이 시급히 요망된다. 셋째, 정부차원에서 여성고용율과 여성관리자비율을 모니터링 하는 적극적고용개선조치 기준은 여전히 소극적으로 설정된 바, 선진국 수준으로 가기 위한 궁극적 목표지점(stretching goal)을 세운 후 단계적으로 관리할 필요성이 제기된다. 넷째 여성고용과 관련해서 양적 지표관리에만 치중하기보다는, 제도와 프로세스 및 조직문화에 대한 점검, 여성 개인의 경험 및 체감 지표의 개발 등 질적 요소와 더불어 여성고용정책 내실화 및 질적 제고, 장기적 관점에서의 정책 체계화 등이 그 어느 때 보다 필요하리라 생각된다.