A Study On the Design of a Floating Point Unit for MPEG-2 AAC Decoder

MPEG-2 AAC 복호기를 위한 부동소수점유닛 설계에 관한 연구

  • 구대성 (조선대학교 전자공학과) ;
  • 김필중 (성화대학 인터넷정보계열) ;
  • 김종빈 (성화대학 인터넷정보계열)
  • Published : 2002.12.01

Abstract

In this paper, we designed a FPU(floating point unit) that it is very important and requires of high density when digital audio is designed. Almost audio system must support the multi-channel and required for high quality. A floating point arithmetic function in MPEG-2 AAC that implemented by hardware is able to realtime decoding when DSP realization. The reason is that MPEG-2 AAC is compatible to the Audio field of MPEG-4 and afterwards. We designed a FPU by hardware to increase the speed of a floating point unit with much calculation part in the MPEG-2 AAC Decoder. A FPU is composed of a multiplier and an adder. A multiplier used the Radix-4 Booth algorithm and an adder adopted 1's complement method for speed up. A form of a floating point unit has 8bit of exponent part and 24bit of mantissa. It's compatible with the IEEE single precision format and adopted a pipeline architecture to increase the speed of a processor. All of sub blocks are based on ISO/IEC 13818-7 standard. The algorithm is tested by C language and the design does by use of VHDL(VHSIC Hardware Description Language). The maximum operation speed is 23.2MHz and the stable operation speed is 19MHz.

본 논문에서는 디지털 오디오의 하드웨어 설계 시 가장 중요하고 고집적도를 요구하는 부동소수점 유닛을 설계하였다. 대부분의 모든 오디오 시스템이 다채널을 지원하고 고음질을 요구한다. 하드웨어로 구현한 부동소수점 연산기는 MPEG-2 AAC 복호기를 DSP로 구현 시 실시간 디코딩이 가능하도록 설계하였다. 그 이유는 오디오 분야에서 MPEG-2 AAC는 MPEG-4 이후 오디오와 상호 호환성을 갖기 때문이다. MPEG-2 AAC 디코더에서 가장 많은 연산부분을 차지하는 부동소수점유닛의 속도향상을 위하여 하드웨어로 설계하였다. FPU는 승산기와 가산기로 구성되어있다. 승산기는 Radix-4 Booth알고리즘을 사용하였고 가산기는 속도향상을 위하여 1의 보수 방식을 채택하였다. 부동소수점 형식은 지수부에 8bit 가수부에 24bit를 사용한다. IEEE 단정도 포맷과 호환되도록 설계하였으며, 연산기의 속도를 향상시키기 위하여 파이프라인 구조를 채택하였다. 모든 세부블록들은 ISO/IEC 13818-7 표준에 의거하여 구현하였다. 알고리즘 테스트는 C언어를 사용하였고, 설계는 VHDL(VHSIC Hardware Description Language)을 사용하였다. 최대동작속도는 23.2MHz이고, 안정상태의 동작속도는 약 19MHz이다.

Keywords

References

  1. ISO/IEC 11172-3 Information technology-Coding of moving pictures and associated audio for digital storage media at up to about 1.5Mbit/s Part 3: Audio
  2. KEN C. POHLMANN 'Principle of Digital Audio', Fourth Edition, McGrow-Hill Book Co, 1999
  3. ISO/IEC 13818-7 Information technology-Generic coding of moving pictures and associated audio information part 7: Advanced Audio Coding
  4. ISO/IEC 14493-3 Information Technology very low Bitrate Audio-Visual Coding Part 3: Audio
  5. Mark Kahrs, Karlheinz Brandenburg, 'APPlICATIONS OF DIGITAL SIGNAL PROCESSING TO AUDIO AND ACOUSTICS', 1998 by Kluwer Academic Publishers
  6. MR. Santoro et al., 'Rounding Algorithms for IEEE Multiplier', Proceedings of the 9th Symposium on Computer Arithmetic, pp. 176-183, June 1989
  7. M. Uya et al., 'A CMOS Floating Point Multiplier', IEEE Journal of Solid-state Circuits, Vol. SC-10, pp. 697-702, Oct. 1984
  8. Keshab K. Parhi, Takao Nishitani A.Grzeszczak, 'VLSI Architectures for Discrete Wavelet Transform', IEEE Transactions on VLSI System, Vol.1, No.2, pp. 191-202, June 1993 https://doi.org/10.1109/92.238416
  9. AGrzeszczak, MKMandal, S.Panchanathan, T. YesP, 'VLSI Implementation of Discrete Wavelet Transform', IEEE Transaction on VLSI System, Vol.4, No.4, pp. 421-433, Dec 1993