• 제목/요약/키워드: 터보 복호기

검색결과 121건 처리시간 0.024초

3GPP 규격의 터보코드 복호를 위한 SOVA 복호기의 하드웨어 구현 (VLSI implementation of a SOVA decoder for 3GPP complied turbo code using FPGA)

  • 김주민;고태환;정덕진
    • 한국통신학회논문지
    • /
    • 제26권8A호
    • /
    • pp.1441-1449
    • /
    • 2001
  • 차세대 멀티미디어 이동통신인 IMT-2000의 규격에서는 3GPP와 3GPP2에서 모두 터보 코드를 채널 코덱으로 채택하고 있다. 그 중 3GPP 에서는 용도에 따라 길쌈부호와, 제한길이 4인 1/3 터보코드를 선택적으로 사용하도록 정의되어 있다. 터보코드는 복호기의 출력으로 경판정 복호 비트에 대한 신뢰도 값을 동시에 생성하여, 이를 이용한 반복복호로 우수한 BER 특성을 얻을 수 있어야 한다. 본 논문에서는 먼저 3GPP 규격의 터보 복호기에 적용할 수 있는 내부 복호기로서 SOVA 복호기를 설계하였다. 또한 터보 복호기에서의 연판정 출력값의 중요성을 감안하여, 누적메트릭 정규화에 있어서 신뢰도 값에 영향을 주지않는 구조를 제안하여 적용하였다. 본 연구에서는 효율적인 구조의 3GPP SOVA 복호기를 설계하기 위하여 C++를 이용하여 알고리즘에 대한 성능을 검증하였으며, 이를 기반으로 VHDL을 이용하여 복호기를 설계하였다. 마지막으로 Altera사의 EPF10K100GC503 FPGA를 이용하여 복호기를 하드웨어로 구현하였다.

  • PDF

터보 부호 개발 동향 분석 (Analysis of Hardware Implementation Trend for Turbo Codes)

  • 김수영;강군석;곽지혜;박세경
    • 전자통신동향분석
    • /
    • 제15권4호통권64호
    • /
    • pp.12-22
    • /
    • 2000
  • 1993년 Shannon 한계에 근접하는 우수한 성능을 가진 터보 부호가 발표된 이후 그에 대한 많은 연구들이 이루어져 왔지만, 한편으로는 반복 복호의 복잡도와 이로 인한 복호 지연을 고려할 때 실제 시스템에 적용이 가능할 것인가에 대한 의문 역시 함께 제기되어 왔다. 그러나 터보 부호를 구현하고자 하는 노력은 계속되었으며, 현재는 터보 부.복호기를 구현한 제품들이 시장에 등장한 상태이다. 특히 위성통신시스템에서의 적용을 위한 노력이 증가하고 있으며 곧 그 구현을 앞두고 있는 IMT-2000 시스템에서도 터보 부호는 일부 서비스에서 활용될 예정 등으로 앞으로 그 활용도는 급격히 늘어날 전망이다. 터보 부.복호기를 한 칩에 구현한 제품들도 이미 출시되어 있는 상태이다. 터보 부.복호기를 하드웨어로 구현한 제품들은 크게 길쌈 터보 부호를 사용한 것과 블록 터보 부호를 사용한 것으로 양분된다. 본 논문에서는 실제 상용 하드웨어로 구현되어 있는 터보 부호의 특징과 성능을 분석한 내용을 기술하고자 한다.

초기 임계값 설정에 의한 효율적인 터보 복호기 설계 (Design of an Efficient Turbo Decoder by Initial Threshold Setting)

  • 김동한;황선영
    • 한국통신학회논문지
    • /
    • 제26권5B호
    • /
    • pp.582-591
    • /
    • 2001
  • 터보 부호는 반복적인 복호 알고리즘을 사용함으로써 가산성 백색 가우시안 잡음(AWGN) 채널 환경에서 Shannon 한계에 가까운 성능을 보이는 오류정정 방식으로 제안되었으나, 반복 연산량에 따른 복호 지연과 인터리버에 따른 지연에 의해 실시간 처리의 어려움이라는 문제점을 안고 있다. 본 논문에서는 터보 부호의 성능을 저하시키지 않는 범위에서 적절한 초기 임계값 설정에 따라 불필요한 반복 복호 횟수를 줄일 수 있는 터보 복호기 구조를 제안한다. 적절한 초기 임계값 설정은 LLR(Log-Likelihood Ratio)값의 평균값과 분산, 복호기의 출력에 대한 BER에 근거하여 여러 번의 모의 실험을 통해서 최적의 값으로 결정된다. 제안한 방식은 초기 임계값을 적절히 선택하면 손실이 없는 범위 내에서 반복횟수를 감소시킴으로써 기존의 정해진 반복횟수로 인한 큰 복호 지연을 미연에 방지하고, 이에 따른 계산량 감소는 저전력의 효과도 가져온다. 성능 평가를 위해 BER = $10^{-6}$이내이고, 전송속도가 32kbps 이상인 IMT2000의 고속 데이터 전송 환경에서 모의 실험을 하였다. 실험 결과로 기존의 정해진 반복횟수를 갖는 터보 복호기에 비해 SNR 변동(0~3dB)에서 평균적으로 55~90% 정도의 감소된 반복횟수를 검증하였다.

  • PDF

WCDMA 시스템에l서 반복 다중사용자 검출기 및 터보 복호기의 성능 (Performance of Iterative Multiuser Detector and Turbo Decoder in WCDMA System)

  • 김정구
    • 한국산업정보학회논문지
    • /
    • 제11권4호
    • /
    • pp.40-46
    • /
    • 2006
  • 본 논문에서는 WCDMA시스템에서 고품질의 멀티미디어 서비스를 제공하기 위한 반복 다중 사용자 검출기 및 터보 복호기의 성능을 분석하였다. 특히 터보 복호기 자체의 지역반복 뿐만 아니라 터보 복호기를 포함하는 다중사용자 검출기의 전역반복도 고려하여 성능을 분석하였다. 시스템의 복잡도를 고려하였을 때, 적절한 오류성능을 보장하기 위해서는 지역반복과 전역반복의 반복횟수는 모두 3회가 가장 적절한 것으로 사료된다. 그리고 모의실험 결과 사용자의 수가 많아질수록 전역반복에 의한 간섭제거 능력이 커짐을 알 수 있었다.

  • PDF

3GPP 표준의 터보 복호기 하드웨어 설계에 관한 연구 (A Study on the hardware implementation of the 3GPP standard Turbo Decoder)

  • 김주민;정덕진
    • 한국통신학회논문지
    • /
    • 제28권3C호
    • /
    • pp.215-223
    • /
    • 2003
  • 차세대 이동 통신인 IMT2000에서는 3GPP 및 3GPP2규격 모두에서 터보코드가 채널 코딩기법으로서 길쌈부호와 함께 표준으로 채택되어 있으며 특히 3GPP규격에서는 제한길이 4인 1/3 터보코드가 채택되어 있다. 본 논문에서는 상기 터보 코드를 복호하기 위한 복호기의 구조를 제시하고, 3GPP 규격의 터보 코드를 복호할 수 있는 복호기를 설계하였다. 특히 효율적인 동작을 위하여 내부 SISO 복호기로서 레지스터교환방식을 적용하고 새로운 구조의 누적 메트릭 정규화 부를 포함한 SOVA복호기를 설계하였다. 개발 터보 복호기의 성능 예측을 위하여 MATLAB을 통하여 시뮬레이션하였으며, VHDL을 사용하여 파 모듈의 제어를 위한 제어블럭, 입력 제어 버퍼, SOVA 내부 복호기를 포함한 전체 터보 복호기를 설계하였다. 설계한 복호기는 Synopsys사의 FPGA express에서 합성하고, EPF200SRC240-3 FPGA에 이식하여 하드웨어적으로 동작을 검증하였다.

3개의 직렬 MAP 복호기를 이용한 반복 터보 복호화기 (Iterative Turbo Decoding Using Three Cascade MAP Decoder)

  • 김동원;이호웅;강철호
    • 한국통신학회논문지
    • /
    • 제26권6B호
    • /
    • pp.709-716
    • /
    • 2001
  • 반복 복호 알고리듬에 의해 복호화된 터보 코드는 가산성 백색 가우시안 잡음(AWGN) 채널 환경에서 이론적으로 Shannon의 한계에 근접한 뛰어난 코딩 이득을 나타내는 것으로 보여지고 있다. 그러나, 터보 코드의 성능은 터보 부호화기에서 프레임의 크기 즉, 인터리버의 크기에 의존한다. IMT-2000과 같은 이동 통신 채널 환경에서 음성을 전송하는 경우에는 터보 코드의 프레임 크기는 매우 작다. 그리고, 그것은 터보 코드의 성능을 떨어뜨리는 직접적인 원인이 된다. 본 논문에서는 차세대 이동 통신 시스템에서 프레임 크기가 작은 음성 프레임을 이용하여 터보 코드의 성능을 검증하며, 작은 프레임 크기에 알맞은 3개의 직렬 MAP(Maximum A Posteriori probability) 복호기를 이용한 반복 복호의 터보 코드를 제안하고 부호율 1/3, 구속장의 길이 3 또는 4, 프레임 크기 24, 192 비트에 대하여 컴퓨터 모의실험을 통해 터보 코드의 성능을 분석한다.

  • PDF

IMT-2000 표준의 터보코드를 위한 SOVA 복호기 최적화 설계 (An parameter optimization of SOVA decoder for the IMT-2000 complied Turbo code)

  • 김주민;정덕진
    • 한국통신학회논문지
    • /
    • 제26권5B호
    • /
    • pp.592-598
    • /
    • 2001
  • IMT-2000에서는 이미 터보코드가 채널코딩 기법으로 제안되어 있으며 특별히 3GPP 규격에서는 제한길이 4인 1/3 터보코드가 채택되어 있다. 기존의 논문에서는 일반적인 터보 코드의 성능에 대한 분석이 많이 제시되어 왔으나, 3GPP 규격의 터보 복호를 위한 SOVA 복호기의 성능 파라미터 추출과 그에 따른 성능 분석 수행되지 않았다. 본 연구에서는 효율적인 구조의 3GPP SOVA 복호기를 설계하기 위해서 외부정보의 스케일링과 신뢰도 갱신길이 라는 두 가지 파라미터에 따른 SOVA 복호기의 성능을 분석하고 최적의 파라미터 값을 제시하고자 한다. 이 파라미터의 최적화를 위하여 C++를 이용한 모의실험 결과, 3GPP 규격의 (13,15) 1/3 코드에서 스케일링 값은 1/2로 신뢰도 갱신길이는 10으로 최적화 되었다.

  • PDF

저전력 및 면적 효율적인 터보 복호기를 위한 정규화 유닛 설계 (Design of the Normalization Unit for a Low-Power and Area-Efficient Turbo Decoders)

  • 문제우;김식;황선영
    • 한국통신학회논문지
    • /
    • 제28권11C호
    • /
    • pp.1052-1061
    • /
    • 2003
  • 본 논문은 블록 MAP 터보 복호기의 상태 메트릭 계산 유닛을 위한 정규화 방식을 제안한다. 제안된 방식은 정규화를 위해 격자단(trellis stage)에서 하나의 상태 메트릭 값을 모든 상태 메트릭에 빼주고 쉬프트 시키는 구조를 갖게 되어, 상태 메트릭 계산이 많은 블록 MAP 복호기의 격자단에서 하나의 상태 메트릭을 줄여 파워 소모와 메모리 요구량을 줄일 수 있다. 시뮬레이션 결과 제안된 정규화 구조를 적용한 터보 복호기는 기존의 블록 MAP 터보 복호기에 비해 동적 파워 소모는 17.9%까지 감소하고 면적은 6.6%까지 감소함을 확인하였다.

터보 TCM을 위한 지연 감소된 효율적인 반복 복호 제어 기법 (Effetive delay reduced control method of iterative decoding for Turbo TCM)

  • 김남경;김정수;김순영;이문호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
    • /
    • pp.765-768
    • /
    • 2001
  • 본 논문에서는 터보 TCM(Turbo Trellis Coded Modulation)에서 복호기 입력 전에 수신데이터를 이용하여 SNR을 추정하고, SNR에 따라 요구하는 성능을 만족하는 반복 복호수를 적응적으로 복호기 앞단에서 미리 설정하는 반복복호 제어기법을 제안한다. 성능분석결과 최대 반복 복호를 수행했을 때와 비교하여 성능 감소 없이 평균 반복 복호수를 줄일 수 있었다. 따라서 제안구조는 터보 TCM의 복호화 과정에서 문제점 중 하나인 복호 계산량과 지연을 성능 저하 없이 효율적으로 감소시킬 수 있다.

  • PDF

Radix-4 방식의 고속 터보 MAP 복호기 설계 (The Design of High-Speed Turbo MAP Decoder using the Radix-4 method)

  • 김상훈;정지원;고성찬
    • 한국통신학회논문지
    • /
    • 제26권6B호
    • /
    • pp.856-866
    • /
    • 2001
  • 본 논문에서는 radix-4 방식을 이용한 고속 터보 MAP 복호 알고리즘을 제안하고 이를 설계하기 위해 VHDL 모델링 하였다. VHDL 시뮬레이션을 하기 위해 radix-4 방식의 터보 MAP 복호기의 구조를 설계하였으며, 복호속도 효율성을 분석하기 위해 기존의 Radix-2 방식의 복호기도 VHDL 시뮬레이션 하였다. 구현 결과, 약 2.4배의 복호속도 향상을 알 수 있었다.

  • PDF