• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2001.11a
• /
• pp.217-221
• /
• 2001

Poly-Si/SiO$_2$/Si의 하부기판구조 위에 Co금속을 E-beam evaporation 방식으로 증착하고 급속 열처리 방식을 통해 inkjet 프린터헤드의 heater로 사용 할 수 있는 코발트실리사이드를 형성하였다. RTA로 열처리 온도와 시간을 변수로하여 코발트실리사이드의 가장 안정적 결정상 및 성분분포를 찾고 이렇게 제작된 박막의 면저항과 표면특성을 통해 고온에서 사용 할 수 있는지를 연구하였다. 박막을 발열체(400~$600^{\circ}C$)로 사용하기 위해서는 발열체가 외부배선과의 접촉 저항보다 커야하고 저항이 고온에서 크게 변하면 안 된다. 코발트 실리사이드는 80$0^{\circ}C$ 20sec에서 발열체로 사용하기에 적당한 특성을 보였다. 그러나 실리사이드반응이 RTA에서 40$0^{\circ}C$ 20sec에서 형성되기 시작하지만 열처리 온도를 높일수록 박막의 면저항과 상변화가 일어남으로 발열체로 사용 할 수 없고, 90$0^{\circ}C$ 20sec 이상에서는 표면의 거칠어짐으로 인해 면저항이 증가하는 현상을 보여 역시 발열체로 사용 할 수 없음을 알 수 있었다.

• Journal of the Microelectronics and Packaging Society
• /
• v.9 no.2
• /
• pp.49-54
• /
• 2002

Cobalt silcides thin films were prepared on Poly-Si/$SiO_2$/Si substrates by Co metal depostion using E-beam evaporation method and rapid thermal annealing for the application of inkjet printing heater. The crystal phases and composition distributions of the films were investigated as functions of the rapid thermal annealing (RTA) temperatures (600~$900^{\circ}C$) and times (20~40 sec). The high temparature thermal stability was also investigated by the analysis of sheet resistance and crystalline properties. The stable $CoSi_2$ phases were obtained by the RTA annealing at $800^{\circ}C$ for 20 seconds showing $0.8 \Omega /\Box$ of sheet resitance. However, the sheet resistances were sharply increased at below $700^{\circ}C$ due to changes of crystalline phases. The temperature resistance coefficient of heating elements was found to be about $0.0014/^{\circ}C$, and the obtained cobalt silicided films can be applied to the printer heating elements.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2003.05a
• /
• pp.47-50
• /
• 2003

잉크젯 헤드의 발열체에 적용하기 위해 $poly-Si/SiO_2/Si$ 의 다층기판 위에 결정화된 안정한 $SiO_2$ 코발트 실리사이드 박막을 증착하여 발열체를 제작하고 이들 발열체의 구조적 형상과 온도저항계수 등 전기적 특성을 조사하였다. $SiO_2$ 코발트실리사이드 박막의 형성은 금속 Co 박막을 급속 열처리장치를 이용하여 $800^{\circ}C$에서 20 초 동안 질소 분위기에서 열처리하여 실리사이드 박막을 형성하였다. 발열체의 온도저항계수 값은 약 $^0.0014/{\circ}C$ 값을 얻을 수 있었다. 인가전압 10V, 주파수 10 kHz 및 펄스간격 $1\mu\textrm{s}$ 인가시 발열체의 순간전력은 최대 2 watt를 나타내었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1993.05a
• /
• pp.62-63
• /
• 1993

Salicide(Self-aligned) CoSi$_2$의 형성을 알아보기 위하여, 단결정 실리콘 기판내에 불순물 주입에 따른 실리사이드의 형성영향을 알아보는, As,BF$_2$를 주입 한 시편과, 코발트와 SiO$_2$를 증착한 시편을 준비하였다. RF sputtering 방식으로 각각의 기판위에 코발트를 증착 한 후 Rapid Thermal Annealing(RTA) 온도 400-100$0^{\circ}C$영역에서 20초 동안 열처리 하였다. RTA 온도 80$0^{\circ}C$에서 비저항이 약 18$\mu$$\Omega$-cm정도의 CoSi$_2$를 형성 시켰으며 SEM 과 $\alpha$-step 으로 확인된 Si 기판과 코발트 실리사이드의 계면 roughness 및 surface roughness는 우수하였고, CoSi$_2$의 두께 증가에 따른 실리콘 소모량의 증가에 따라 기판내에 있던 As,BF$_2$ 이온들이 실리사이드내로 재분포 되는 현상을 보였다.CoSi$_2$/Si 계면간의 열적안정성은 $N_2$분위기로 30분간 Furnace Annealing 온도 100$0^{\circ}C$까지 CoSi$_2$의 응집화 현상이 일어나지 않았다.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2001.11a
• /
• pp.209-212
• /
• 2001

DRAM과 Logic을 하나의 칩 위에 제조하기 위한 EDL (Embedded DRAM and Logic) 기술에 코발트 실리사이드가 접촉저항을 낮추기 위해 사용된다. 본 연구에서는 코발트 실리사이드 제조에 사용되는 보호막이 CMOS 소자의 전기적 특성에 미치는 영향을 조사하였다. EDL 제조공정이 완전히 진행된 소자에 적용된 실리사이드가 누설전류에 미치는 영향을 비교하였다. 또한 실리사이드 보호막이 전기적 신호의 delay에 미치는 영향을 평가하기 위해, 99개의 CMOS 인버터가 직렬연결되어 있는 평가패턴을 사용하였다. 이상의 결과로 TiN 보호막이 pMOSFET의 전류전달 능력과 그 결과로 생기는 속도지연 측면에서 Ti 보호막보다 우수함을 알 수 있었다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.8 no.1
• /
• pp.25-32
• /
• 2007

We investigated the silicide reaction stability between 10 nm-Col-xNix alloy films and silicon substrates with the existence of 4 nm-thick natural oxide layers. We thermally evaporated 10 nm-Col-xNix alloy films by varying $x=0.1{\sim}0.9$ on naturally oxidized single crystal and 70 nm-thick polycrystalline silicon substrates. The films structures were annealed by rapid thermal annealing (RTA) from $600^{\circ}C$ to $1100^{\circ}C$ for 40 seconds with the purpose of silicidation. After the removal of residual metallic residue with sulfuric acid, the sheet resistance, microstructure, composition, and surface roughness were investigated using a four-point probe, a field emission scanning electron microscope, a field ion bean4 an X-ray diffractometer, and an Auger electron depth profiling spectroscope, respectively, to confirm the silicide reaction. The residual stress of silicon substrate was also analyzed using a micro-Raman spectrometer We report that the silicide reaction does not occur if natural oxides are present. Metallic oxide residues may be present on a polysilicon substrate at high silicidation temperatures. Huge residual stress is possible on a single crystal silicon substrate at high temperature, and these may result in micro-pinholes. Our results imply that the natural oxide layer removal process is of importance to ensure the successful completion of the silicide process with CoNi alloy films.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.220-221
• /
• 2007

금속 촉매 성장 (Metal-induced growth) 를 이용하여, 마이크로 사이즈의 결정질 (Microcrystalline) 박막 실리콘 (Silicon, Si)을 성장하였다. 금속 촉매로서는 코발트, 니켈, 코발트/니켈 복합물질(Co, Ni, or Co/Ni) 이 사용되었으며, 실리콘과 반응하여 실리사이드 (Silicide) 층을 형성한다. 이러한 실리사이드 층은 실리콘과 격자 거리가 유사하여 (Little lattice mismatch), 그 위에 실리콘 박막을 성장하기 위한 모체 (Template) 가 된다. XRD (X-ray diffraction) 분석을 통하여, 실리사이드 ($CoSi_2$ or $NiSi_2$) 의 형성과 성장된 박막 실리콘의 결정성을 연구하였다. 이러한 박막을 이용하여, 쇼트키 태양전지 (Schottky Solar cell) 에 응용하였다. 코발트/니켈 복합물질을 이용하였을 경우에 10.6mA/$cm^2$ 단락전류를 얻었으며, 이는 코발트만을 이용한 경우보다 10 배만큼 증가하였다. 이러한 실리사이드를 매개로한 박막 실리콘의 성장은 공정상에서의 열부담 (Thermal budget) 을 줄일 수 있으며, 대면적 응용에 큰 가능성을 가지고 있다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.9 no.3
• /
• pp.615-620
• /
• 2008

We fabriacted thermal evaporated $10nm-Ni_{1-x}Co_x$(x=0.2, 0.6, and 0.7) films on 70 nm-thick polysilicon substrate with $0.5{\mu}m$ line width. NiCo composite silicide layers were formed by rapid thermal annealing (RTA) at the temperatures of $700^{\circ}C$ and $1000^{\circ}C$. Then, we checked the microstructure evaluation of silicide patterns. A FIB (focused ion beam) was used to micro-mill the interconnect patterns with low energy condition (30kV-10pA-2 sec). We investigated the possibility of selective removal of silicide layers. It was possible to remove low resistance silicide layer selectively with the given FIB condition for our proposed NiCo composite silicides. However, the silicides formed from $Ni_{40}Co_{60}$ and $Ni_{30}Co_{70}$ composition showed void defects in interconnect patterns. Those void defects hinder the selective milling for the NiCo composite silicides.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.11 no.2
• /
• pp.409-413
• /
• 2010

We fabricated 10 nm-thick cobalt silicide($CoSi_2$) as a buffer layer on a p-type Si(100) substrate to investigate the possibility of GaN epitaxial growth on $CoSi_2/Si(100)$ substrates. We deposited 500 nm-GaN on the cobalt silicide buffer layer at low temperature with a PA-MBE (plasma assisted-molecular beam epitaxy) after the $CoSi_2/Si$ substrates were cleaned by HF solution. An optical microscopy, AFM, TEM, and HR-XRD (high resolution X-ray diffractometer) were employed to determine the GaN epitaxy. For the GaN samples without HF cleaning, they showed no GaN epitaxial growth. For the GaN samples with HF cleaning, they showed $4\;{\mu}m$-thick GaN epitaxial growth due to surface etching of the silicide layers. Through XRD $\omega$-scan of GaN <0002> direction, we confirmed the cyrstallinity of GaN epitaxy is $2.7^{\circ}$ which is comparable with that of sapphire substrate. Our result implied that $CoSi_2/Si(100)$ substrate would be a good buffer and substrate for GaN epitaxial growth.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2002.05a
• /
• pp.140-140
• /
• 2002