• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.12 no.2
• /
• pp.142-149
• /
• 2019

The coils to transmit the electric energy are necessary to charge an electric vehicle wirelessly. There are several types of coils, from basic circular coils to DD-type coils for enhancing the coupling effect between two coils. However, DD-type coils with a good coupling effect between coils have a disadvantage in use because of the structure complexity of the power conversion device of transmitting and receiving side. In this paper, we propose a method to calculate the inductance value and to design the size of the spiral inductor which is convenient to fabricate when the power is transmitted wirelessly by using two coils in free space. Since the bifurcation phenomenon occurs when the XLm value is similar to the load resistance value in the resonator the XLm value was selected to be equal to the minimum load resistance value to minimize this phenomenon, and the inductance value required for the resonator was calculated. In order to realize the calculated inductance value by the spiral inductor, the relationship between the inductance value and the size, the number of turns, the total coil length of a spiral inductor was investigated. In addition, the change of coupling coefficient k according to the horizontal separation of two coils was examined and an appropriate inductor was selected.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.43 no.12 s.354
• /
• pp.23-32
• /
• 2006

Fast and accurate power bus design (FAPUD) method for multi-layers high-speed digital boards is devised for the power supply network design tool for accurate and precise high speed board. FAPUD is constructed, based on two main algorithms of the PBEC (Path Based Equivalent Circuit) model and the network synthesis method. The PBEC model exploits simple arithmetic expressions of the lumped 1-D circuit model from the electrical parameters of a 2-D power distribution network. The circuit level design based on PBEC is carried with the proposed regional approach. The circuit level design directly calculates and determines the size of on-chip decoupling capacitors, the size and the location of off-chip decoupling capacitors, and the effective inductances of the package power bus. As a design output, a lumped circuit model and a pre-layout of the power bus including a whole decoupling capacitors are obtained after processing FAPUD. In the tuning procedure, the board re-optimization considering simultaneous switching noise (SSN) added by I/O switching can be carried out because the I/O switching effect on a power supply noise can be estimated over the operation frequency range with the lumped circuit model. Furthermore, if a design changes or needs to be tuned, FAPUD can modify design by replacing decoupling capacitors without consuming other design resources. Finally, FAPUD is accurate compared with conventional PEEC-based design tools, and its design time is 10 times faster than that of conventional PEEC-based design tools.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.125-125
• /
• 2011

Silicon-oxide-silicon nitride-oxide silicon (SONOS) 구조를 가진 플래쉬 메모리 소자는 기존의 floating gate (FG)를 이용한 플래쉬 메모리 소자에 비해 구동 전압이 낮고, 공정 과정이 간단할 뿐만 아니라 비례 축소가 용이하다는 장점 때문에 차세대 플래쉬 메모리 소자로 많은 연구가 진행되고 있다. SONOS 구조를 가진 플래쉬 메모리에서 소자의 셀 사이즈가 감소함에 따라 발생하는 인접한 셀 간의 간섭 현상에 대한 연구가 소자의 성능 향상에 필요하다. 본 연구에서는 SONOS 구조를 가진 플래쉬 메모리에서 소자의 셀 사이즈가 작아짐에 따라 발생하는 인접한 셀 간의 간섭 현상에 대해 recess field 의 깊이에 따른 변화를 조사하였다. 게이트의 길이가 30nm 이하인 SONOS 구조를 가진 플래쉬 메모리 소자의 구조에서 recess field의 깊이의 변화에 따른 소자의 전기적 특성을 삼차원 시뮬레이션 툴인 sentaurus를 사용하여 계산하였다. 커플링 효과를 확인하기 위해 선택한 셀의 문턱전압이 주변 셀들의 프로그램 상태에 미치는 영향을 관찰하였다. 본 연구에서는 SONOS 구조를 가진 플래쉬 메모리에서 셀 사이에 recess field 를 삽입함으로 인접 셀 간 발생하는 간섭현상의 크기를 줄일 수 있음을 시뮬레이션 결과를 통하여 확인하였다. 시뮬레이션 결과는 recess field 깊이가 증가함에 따라 인접 셀 간 발생하는 간섭현상의 크기가 감소한 반면에 subthreshold leakage current가 같이 증가함을 보여주었다. SONOS 구조를 가진 플래쉬 메모리 소자의 성능향상을 위하여 recess field의 깊이를 최적화 할 필요가 있다.

• Proceedings of the KIEE Conference
• /
• 2002.07d
• /
• pp.2619-2621
• /
• 2002

전력선 통신(Power-Line Communication)은 기본적으로 데이터 전송용이 아닌 전력 전달을 목적으로 설계된 전력선을 매체로 이루어지기 때문에 상당한 잡음과 감쇠 특성을 보이며 또 전력선 topology와 부하의 변화에 따라 전달 함수(transfer function)의 변화도 심하다. 이러한 열악한 채널 특성을 극복하기 위해 전력선 채널에 관한 많은 연구가 진행되고 있으며 그 중에서도 채널 모델링 연구가 활발하게 진행되고 있다. 채널 모델링은, 변복조 방식, 채널 코딩(coding), 커플링(coupling), 필터링(filtering) 등의 적극적인 채널 극복 방안으로서 제시되는 기술을 적용함에 있어서 상당히 중요하다. 본 논문에서는, 채널 모델링 기법으로 제시되고 있는 방식인, 전달 함수 특성과 여러 가지 잡음 특성을 결합한 통계적 모델링 방식[l]을 통해 전력선 채널 모델을 구현하여 실측치와 비교 검토하고, 또 모델링을 통해 얻어지는 파라미터(parameter)를 통해 채널 정보를 효과적으로 Data Base화 할 수 있는 방안에 대해 연구하였으며, 이 Data Base의 활용 방안을 모색하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.253-253
• /
• 2010

Silicon-oxide-nitride-oxide-silicon (SONOS) 구조를 가지는 플래쉬 메모리 소자는 기존의 플래쉬 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 데이터의 저장 기간이 길며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 그러나 SONOS 형태의 플래쉬 메모리 소자에 대한 전기적 특성에 대한 연구는 많이 진행되었으나, SONOS 형태의 플래쉬 메모리에서 소자의 셀 사이즈가 감소함에 따라 발생하는 인접한 셀 간의 간섭 현상에 대한 연구는 상당히 미흡하다. 본 연구에서는 SONOS 형태의 플래쉬 메모리에서 소자의 셀 사이즈가 작아짐에 따라 발생하는 인접한 셀 간의 간섭 현상에 대해 조사하였다. SONOS 형태의 플래쉬 메모리소자의 터널링 산화막, 질화막과 블로킹 산화막의 두께를 결정하였고, 각 셀의 크기가 감소함에 따라 발생하는 소자의 전기적 특성을 3차원 시뮬레이션 툴인 Sentaurus를 사용하여 계산하였다. 병렬 캐패시턴스에 의해 셀들 사이에 발생하는 커플링 효과를 확인하기 위해 선택한 셀의 문턱 전압이 주변 셀들의 프로그램 상태에 의해 받게되는 영향을 관찰하였다. 본 연구에서는 셀 사이에 간섭 방지층을 삽입함으로 인접 셀 간 발생하는 간섭현상의 크기를 크게 줄일 수 있음을 시뮬레이션 결과를 통하여 확인하였다. 이때 간섭 방지층의 깊이에 따라 감소하는 문턱전압의 변화량을 계산하였고, 방지층을 충분히 깊게 제작함으로 셀 간 간섭 현상을 막을 수 있음을 확인 하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.06a
• /
• pp.261-261
• /
• 2009

층상실리케이트 나노입자를 포함한 에폭시수지인 나노콤포지트를 장시간 트리절연내력을 평가하기 위하여 제조하였다. 층살실리케이트를 포함하지 않은 경우보다 월등하게 긴 트리잉파괴 시간을 나타내었다. 더욱이 층상실리케이트 나노입자와 에폭시수지 계면의 효과를 연구하기위해 silane coupling agent을 나노입자에 표면처리하여 장시간 트리잉 파괴에 초점을 맞추었다. 에폭시수지와 층상실리케이트 나노입자사이 커플링 의한 계면결합은 단시간 절연파괴강도와 장시간 트리잉파괴 시간에 중요한 역할을 하고 있음을 알았다. 그 결과는 침선단에 교류 전계강도가 781.42kV/mm(교류 15kV, 침선단 곡률반경 $5{\mu}m$) 절연파괴시간을 측정한 결과 나노입자가 충진된 경우 트리개시시간이 24,726분이었고, 파괴에 이르는 시간은 29,213분이 걸렸다. 반면에 실란을 처리하지 않은 경우 파괴시간은 11,591분 이었다. 충진된 층살실리케이트 나노입자의 함량은 3wt%로 하였으며, 이와같은 파괴시간 지연 결과의 향상이 152%향상된 결과는 계면의 결합력이 크게 향상되어 나타낸 경우로 사료된다.

• Proceedings of the IEEK Conference
• /
• 2000.09a
• /
• pp.11-14
• /
• 2000

현장감 있는 원거리 회의를 위해서는 두 채널 이상의 신호를 전송하는 스테레오 시스템이 필요하다. 이러한 원거리 회의 시스템의 경우 스피커와 마이크로폰간의 커플링에 의해 발생하는 음향 반향을 제거하기 위해 스테레오 음향 반향 제거기가 요구된다. 본 논문에서는 스테레오 음향 반향제거기의 성능을 효과적으로 개선하기 위하여 인간의 청각 특성과 음성 신호 특성을 이용한 전처리단을 제안한다 제안한 전처리단은 마스킹 현상을 이용하여 청각적으로 인지할 수 없는 크기의 부가 잡음을 음성 신호 분석을 통해 발생시켜 원 신호에 더해줌으로 두 채널 신호의 상호 상관 관계를 낮추어 준다. 또한 본 논문에서는 적응 반향 제거 알고리즘인 Affine Projection(AP) 알고리즘이 Cram-Schmidt(GS) 직교화 과정을 통한 벡터 연산으로 갱신될 수 있음을 이용하여, 별도의 음성 분석 과정 없이 AP알고리즘의 GS 직교화단으로 제안한 전처리단을 구현할 수 있음을 보이고, 최종적으로 전처리단과 적응 알고리즘이 결합된 스테레오 음향반향 제거를 위한 적응 알고리즘을 제안한다.

• Proceedings of the Korea Concrete Institute Conference
• /
• 2001.05a
• /
• pp.417-422
• /
• 2001

This paper is investigated the coupling effect in slab-wall structural system. An experimental investigation of reinforced concrete wall-slab structures were peformed. For the purpose of this study slab-wall substructures of an apartment building were chosen. And two specimens with different aid ratios have been tested. There were subjected to reserved cyclic loading, consistent with coupling action, with increasing imposed inelastic deformations. From. the result of this test, 1) in slabs, the coupling stress are not uniform across the width, 2) cracks are tending to be concentrated in the regions near the inner edges of the walls, 3) the effective width used in previous theoretical or model studies may not be enough.

• Proceedings of the Korean Society for Noise and Vibration Engineering Conference
• /
• 2000.06a
• /
• pp.1894-1899
• /
• 2000

The Roadway caused through Power Train engine vibration and bad ride comfort. It is very important to analyze the vibratory characteristics. The mathematical models on the Power Train, which is composed of engine-/transmission block, universal joint shaft, differential, rear axle arm and wheels, are developed and is verified by the experiments. This Paper describes the coupling influence occurred through a complete drive system for the power train. Dies study is carried out computationally with a calculation program and experimentally with the aid of the mode analysis.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2005.11a
• /
• pp.91-92
• /
• 2005

The electromagnetic coupling effect in standard CMOS process is simulated and evaluated. EM coupling transfer characteristic between planar spiral inductors by isolation methode in standard CMOS have simulated and measured. Measurement results show that suppression of EM coupling effect by ground guardring. The evaluated structures are fabricated 1P5M(one poly, five metal) 0.25um standard CMOS process. These measurement results provide a isolation design guidelines in standard CMOS process for Rf coupling suppression.