• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 추계학술대회 논문집 전력기술부문
• /
• pp.415-417
• /
• 2008

고유가, 화석연료의 고갈, 환경문제의 대두에 따라 전세계적으로 이에 대응을 위한 다양한 에너지절감 시책들이 전개되고 있다. 이중 에너지공급자에게 의무 목표량을 부과하고 에너지효율향상을 통하여 에너지 절감을 이끌어 내는 에너지효율향상의무화제도(EERS)라는 강력한 정책이 미국 및 유럽 내의 여러 지역에서 시행되고 있다. 본 논문에서는 국내도입을 위한 EERS의 현황 및 에너지효율향상 프로그램의 시행촉진과 에너지 공급자의 수익감소를 보전해주는 수단인 디커플링 메커니즘의 개요와 그 시행사례를 살펴보고 국내 시사점에 대하여 고찰해 보고자 한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2018년도 전력전자학술대회
• /
• pp.328-329
• /
• 2018

본 논문에서는 전기자동차용 단상 온-보드 충전기를 위한 Cycloconverter-type High Frequency Link 회로구조와 능동 전력 디커플링 회로를 이용한 전기자동차용 고전력밀도 양방향 온-보드 충전기를 제안한다. 제안된 시스템은 전력변환부 단계를 줄이기 위한 AC-AC 변환회로와 DC링크 캐패시터를 최대한 줄이기 위해서 벅-타입 능동 전력 필터를 사용한다. 이를 통해 전력변환시스템 전체의 부피를 줄일 수 있으며, 전해 커패시터를 필름 커패시터로 대체하여 수명 문제를 해결할 수 있다. 제안된 시스템의 성능은 MATLAB/Simulink 시뮬레이션을 통해 검증하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.450-450
• /
• 2013

플래시 메모리는 소형화가 용이하고, 낮은 구동 전압과 빠른 속도의 소자 장점을 가지기 때문에 휴대용 전자기기에 많이 사용되고 있다. 현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자 간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이 문제를 해결하기 위해 FinFET, nanowire FET, 3차원 수직 구조와 같은 구조를 가진 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 비례축소의 용이함과 낮은 누설 전류의 장점을 가진 FinFET 구조를 가진 낸드 플래시 메모리의 전기적 특성에 대해 조사하였다. 메모리의 집적도를 높이기 위하여 비대칭 FinFET 구조를 가진 더블 게이트 낸드 플래시 메모리 소자를 제안하였다. 비대칭 FinFET 구조는 더블 게이트를 가진 낸드 플래시에서 각 게이트 간 간섭을 막기 위해 FinFET 구조의 도핑과 위치가 비대칭으로 구성되어 있다. 3차원 TCAD 시뮬레이션툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션하였다. 낸드 플래시 메모리 소자의 게이트 절연 층으로는 high-k 절연 물질을 사용하였고 터널링 산화층의 두께는 두 게이트의 비대칭 구조를 위해 다르게 하였다. 두 게이트의 비대칭 구조를 위해 각 fin은 다른 농도로 인으로 도핑하였다. 각 게이트에 구동전압을 인가하여 멀티비트 소자를 구현하였고 각 구동마다 전류-전압 특성과 전하밀도, 전자의 이동도와 전기적 포텐셜을 계산하였다. 기존의 같은 게이트 크기를 가진 플로팅 게이트 플래시 메모리 소자에 비해 전류-전압곡선에서 subthreshold swing 값이 현저히 줄어들고 동작 상태 전류의 크기가 늘어나며 채널에서의 전자의 밀도와 이동도가 증가하여 소자의 성능이 향상됨을 확인하였다. 또한 양족 게이트의 구조를 비대칭으로 구성하여 멀티비트를 구현하면서 게이트 간 간섭을 최소화하여 각 구동 동작마다 성능차이가 크지 않음을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.926-927
• /
• 2015

인터리브드 부스터 컨버터는 주로 대용량 정격에 사용되며, 출력전류 리플저감으로 인한 커패시터 수명증가, EMI 감소 등의 장점이 있다. 하지만 모듈의 사이즈가 커지며, 회로 내에 존재하는 소자들의 임피던스 성분들의 비대칭으로 각 상의 전류 불평형 문제가 발생할 수 있다. 본 논문에서는 입력 저전압 대전류 사양의 부스터 컨버터 시제품을 제작하여 기존의 인터리브드 부스터 컨버터와의 비교 분석을 통해 각 상의 전류 불평형 및 사이즈 문제 등을 개선한다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 2000년도 학술발표대회 논문집 제19권 2호
• /
• pp.107-110
• /
• 2000

최근 이동전화의 사용이 급격히 확산됨에 따라 편이성과 안정성의 문제로 핸즈프리 전화통신의 필요성이 대두되고 있다. 핸즈프리 통신상황의 경우 근거리에 위치한 스피커와 마이크로폰의 커플링에 의해 발생하는 음향반향과 차량내에 존재하는 배경잡음에 의하여 통화 품질이 크게 저하되는 문제가 발생한다. 본 논문에서는 차량내에서 핸즈프리 전화통신에 적합한 음향반향과 잡음제거 시스템을 제안하였다. 특히, 안정적인 음향반향제거 성능을 얻기 위하여 두 개의 평균 상호상관도를 이용한 동시통화검출 알고리즘을 제안하였다. 음향반향제거를 위해서는 NLMS 알고리즘에 의해 구동되는 제한된 차수의 적응반향제거기법을 사용하였으며, 잔여 반향 및 배경 잡음제거를 위해 IS-127 EVRC음성 부호화기의 잡음제거 방식을 사용하였다. 제안된 시스템은 16비트 고정소수점 DSP인 OAK DSP를 이용하여 약23.17MIPS의 연산량으로 실시간 구현되었다.

• 한국통신학회논문지
• /
• 제29권2A호
• /
• pp.214-217
• /
• 2004

본 논문에서는 최초로 저온동시소성세라믹(low temperature co-fired ceramic, LTCC) 기술을 이용하여, Ka-밴드 대역의 협대역 대역통과필터를 설계 및 제작하였다. 높은 집적도 및 수직적층능력과 같은 LTCC 기술의 장점을 활용하여, 3차원 구조를 가지는 종단 커플링 마이크로스트립 형태의 대역통과필터를 설계하였다. 종단 커플링 공진기를 평면상에서 구성할 경우, LTCC 공정의 설계규격 중 도선의 선폭 및 선간 간격의 공정 한계로 인해 인접한 두 공진기 사이의 간격이 제한되어지는데, 이러한 문제는 인접한 두 개의 공진기를 LTCC 기판의 서로 다른 층에 위치시킴으로서 극복할 수 있었다. 제작된 대역통과필터는 중심주파수가 28.7 ㎓ 이며, 이때 삽입손실은 3 dB 이다. 최소 삽입손실이 나타나는 주파수로부터 3 dB 의 손실을 가지는 통과대역은 27.9 ㎓ 에서 29.2 ㎓ 범위이며, 대역폭비율이 4.5 ％ 로서 고주파에서 높은 협대역 특성을 가진다. 그리고, 반사손실은 통과대역에서 10 dB이하를 나타내었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제29권12호
• /
• pp.680-686
• /
• 2002

딥 서브 마이크론 (DSM: deep-submicron) 설계에서는 버스에서 선들 간의 커플링 효과는 크로스톡 지연, 노이즈, 전력 소모와 같은 심각한 문제를 야기 시킨다. 버스 인코딩에 대한 대부분의 이전 연구들은 버스에서의 전력 소모를 최소화하거나 크로스톡 지연을 최소화하는데 초점을 맞추고 있지만 모두를 고려한 방법은 보이지 않는다. 이 논문에서, 우리는 버스에서의 전력 소모 최소화와 크로스톡 지연 방지를 동시에 고려한 새로운 버스 인코딩 알고리즘을 제안하였다. 우리는 이 문제를 공식화하여, 자체 천이와 상호 천이의 가중 합 문제를 풂으로써 해결하였다. 여러 벤치마크 설계를 이용한 실험으로부터 제안한 인코딩 방법을 이용할 경우, 크로스톡 지연을 완전히 제거할 뿐 아니라 이전의 방법들을 사용한 것 보다 최소 15% 이상 적은 전력을 소모하였음을 보았다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.219-219
• /
• 2010

기존의 플로팅 타입의 메모리는 소자의 소형화에 따른 인접 셀 간의 커플링 현상과 전계에 따른 누설전류의 증가 등과 같은 문제가 발생한다. 이에 대한 해결책으로서 전하 저장 층을 폴리실리콘에서 유전체를 사용하는 SONOS 형태의 메모리와 NFGM (Nano-Floating Gate Memory)연구가 되고 있다. 그러나 높은 구동 전압, 느린 쓰기/지우기 속도 그리고 10년의 전하보존에 대한 리텐션 특성을 만족을 시키지 못하는 문제가 있다. 이러한 문제를 해결 하고자 터널베리어를 엔지니어링 하는 TBM (Tunnel Barrier Engineering Memory) 기술에 대한 연구가 활발히 진행 중이다. TBM 기술은 터널 층을 매우 얇은 다층의 유전체를 사용하여 전계에 따른 터널베리어의 민감도를 증가시킴으로써 빠른 쓰기/지우기 동작이 가능하며, 10년의 전하 보존 특성을 만족 시킬 수 있는 차세대 비휘발성 메모리 기술이다. 또한 고유전율 물질을 터널층으로 이용하면 메모리 특성을 향상 시킬 수가 있다. 일반적으로 TBM 기술에는 VARIOT 구조와 CRESTED 구조로 나눠지는데 본 연구에서는 두 구조의 장점을 가지는 Staggered tunnel barrier 구조를 $Si_3N_4$와 HfAlO을 이용하여 디자인 하였다. 이때 HfO2와 Al2O3의 조성비는 3:1의 조성을 갖는다. $Si_3N_4$와 HfAlO을 각각 3 nm로 적층하여 리세스(Recess) 구조의 트랜지스터를 제작하여 차세대 비휘발성 메모리로써의 가능성을 알아보았다.

• 기계저널
• /
• 제29권3호
• /
• pp.231-243
• /
• 1989

복합재료의 탄성 문제를 정리하면 다음과 같다. 복합재료와 등방성 재료의 탄성학적 차이는 재료의 탄성계수에 기인하며 이것은 각각 다른 형태의 응력-변형률관계를 갖게 한다. 한편 응 력-변형률 관계식을 제외한 탄성학의 지배방정식은 재료의 종류에 관계없이 성립한다. 복합적 층판의 Stiffness와 응력 등은 Lamination 이론을 사용하여 구할 수 있다. 판이론은 평형식을 z방향으로 적분한 식, 즉 합력(resultant force)와 모멘트로 나타낸 평형식을 사용하는데 이 때 처짐 방정식을 구하기 위해 합력. 모멘트-곡률. 변형률 관계식을 이용하는데 이 관계식이 복합 재료와 등방성재료가 상이하다. 결과로 복합재료는 커플링 효과를 갖게 되며, 복합적층판을 대 칭으로 쌓으면 이 효과를 상쇄시킬 수 있다. 복합적층 보의 이론은 유효 굽힘 계수를 도입하면 등방체 보 이론을 사용하여 보의 처짐을 해석할 수 있다. 복합적층 보의 경우 굽힘 응력의 최 대치는 등방체와는 달리 보의 표면에서만 일어나지 않고 내부에서도 일어날 수 있다.

• 한국컴퓨터산업학회논문지
• /
• 제6권2호
• /
• pp.295-304
• /
• 2005

본 논문에서는 워드지향 메모리 내에서 셀 사이의 커플링 결함을 검출하기 위한 고갈 테스트 발생(exhaustive test generation) 문제를 연구하였다. 셀 사이의 거플링 결함 모델에 따르면 n 워드를 갖는 메모리 내에서 w-비트 메모리 내용 또는 내용의 변화는 메모리 내의 s-1 워드 내용에 따라 영향을 받는다. 이때 검사 패턴 구성을 위한 최적의 상호작용 방법을 제안 하였으며, 제안한 검사 결과의 체계적인 구조는 간단한 BIST로 구현하였다.